[發明專利]一種基于FPGA板卡的運算優化的方法、裝置及系統

在審

• 申請號: 201710596210.5
• 申請日: 2017-07-20
• 公開（公告）號: CN107357206A
• 公開（公告）日: 2017-11-17
• 發明（設計）人: 王麗
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 羅滿

1.一種基于FPGA板卡的運算優化的方法，其特征在于，所述方法包括：

接收由CPU發送的運算調用指令；

接收由所述CPU發送的數據，所述數據為對應于預先設置在FPGA板卡的核心運算的數據；

利用所述FPGA板卡中的芯片對所述數據進行運算，生成運算結果；

將所述運算結果發送至所述CPU。

2.根據權利要求1所述的方法，其特征在于，所述接收由所述CPU發送的數據包括：

將所述CPU發送的所述數據存儲在所述FPGA板卡的全局內存中；

將所述數據從所述全局內存中轉移到所述FPGA板卡中的所述芯片的片上內存中；

所述利用所述FPGA板卡中的芯片對所述數據進行運算，生成運算結果包括：

利用所述芯片從所述片上內存中讀取所述數據并進行運算，生成所述運算結果。

3.根據權利要求2所述的方法，其特征在于，所述片上內存包括多個片上內存。

4.根據權利要求2所述的方法，其特征在于，在生成運算結果之后，所述方法進一步包括：

將所述運算結果存入所述全局內存；

所述將所述運算結果發送至所述CPU包括：

將所述運算結果通過所述全局內存發送至所述CPU。

5.一種基于FPGA板卡的運算優化的裝置，其特征在于，所述裝置包括：

指令接收模塊：用于接收由CPU發送的運算調用指令；

數據接收模塊：用于接收由所述CPU發送的數據，所述數據為對應于預先設置在FPGA板卡的核心運算的數據；

運算模塊：用于利用所述FPGA板卡中的芯片對所述數據進行運算，生成運算結果；

發送模塊：用于將所述運算結果發送至所述CPU。

6.根據權利要求5所述的裝置，其特征在于，所述數據接收模塊包括：

存儲單元：用于將所述CPU發送的所述數據存儲在所述FPGA板卡的全局內存中；

轉移單元：用于將所述數據從所述全局內存中轉移到所述FPGA板卡中的所述芯片的片上內存中；

所述運算模塊具體用于：

利用所述芯片從所述片上內存中讀取所述數據并進行運算，生成所述運算結果。

7.根據權利要求6所述的裝置，其特征在于，所述轉移單元具體用于：

將所述數據從所述全局內存中轉移到所述FPGA板卡中的所述芯片的多個所述片上內存中；

所述運算模塊具體用于：

利用所述芯片從多個所述片上內存中讀取所述數據并進行運算，生成所述運算結果。

8.根據權利要求6所述的裝置，其特征在于，所述裝置進一步包括：

數據整合模塊：用于將所述運算結果存入所述全局內存；

所述發送模塊具體用于：

將所述運算結果通過所述全局內存發送至所述CPU。

9.一種基于FPGA板卡的運算優化的系統，其特征在于，所述系統包括多個節點，所述節點包括CPU和FPGA板卡，所述FPGA板卡包括如權利要求5至8任一項權利要求所述的裝置。

10.根據權利要求9所述的系統，其特征在于，所述CPU與所述FPGA板卡之間通過PIC-E接口進行連接。