[發明專利]多處理器系統和車輛控制系統

在審

• 申請號: 201710592790.0
• 申請日: 2017-07-19
• 公開（公告）號: CN107807866A
• 公開（公告）日: 2018-03-16
• 發明（設計）人: 川上尚孝
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G06F11/20
• 分類號: G06F11/20;G06F11/30
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 李輝,張昊

1.一種多處理器系統，包括：

第一處理器元件；

第二處理器元件；

被訪問單元，被配置為通過所述第一處理器元件來訪問；以及

總線機構，設置在所述第一處理器元件與所述被訪問單元之間的訪問路徑上，其中

所述總線機構包括：

存儲單元，被配置為存儲與在所述第一處理器元件已執行被監控處理時發生的對所述被訪問單元的訪問有關的總線訪問信息；

請求單元，被配置為在所述第一處理器元件已完成所述被監控處理的執行之后，請求所述第二處理器元件執行監控處理，所述監控處理的處理內容與所述被監控處理的處理內容相同；和

比較單元，被配置為將存儲在所述存儲單元中的與所述第一處理器元件的訪問有關的總線訪問信息與在所述第二處理器元件已執行所述監控處理時從所述第二處理器元件輸入的總線訪問信息進行比較，并且

所述第二處理器元件在空閑時間中執行所述監控處理。

2.根據權利要求1所述的多處理器系統，其中

所述第二處理器元件周期性地執行預定處理和所述監控處理，并且

所述空閑時間是一時區，在該時區內，在所述第二處理器元件中執行所述預定處理和所述監控處理的周期中不執行所述預定處理。

3.根據權利要求1所述的多處理器系統，其中

當開始所述被監控處理的執行時，所述第一處理器元件通知所述總線機構開始執行所述被監控處理，并且

所述總線機構在接收到指示開始執行所述被監控處理的通知時通過所述存儲單元、所述請求單元和所述比較單元來執行處理。

4.根據權利要求3所述的多處理器系統，其中

當開始執行所述被監控處理時，所述第一處理器元件還通知所述總線機構被監控的訪問范圍，

所述存儲單元存儲與包括在所述訪問范圍中的訪問有關的總線訪問信息，其中關于所述訪問范圍，已作為被監控目標發送通知，并且

所述比較單元執行與包括在所述訪問范圍中的訪問有關的總線訪問信息的比較，其中關于所述訪問范圍，已作為所述被監控目標發送通知。

5.根據權利要求1所述的多處理器系統，其中

在所述第二處理器元件執行所述監控處理時，

響應于所述第二處理器元件對所述被訪問單元的讀訪問請求，所述總線機構將存儲在所述存儲單元中的所述第一處理器元件的讀數據輸出至所述第二處理器元件，并且

響應于所述第二處理器元件對所述被訪問單元的寫訪問請求，所述總線機構不執行對所述被訪問單元的寫訪問。

6.根據權利要求1所述的多處理器系統，其中

作為關于讀訪問的所述總線訪問信息的比較，

所述比較單元將存儲在所述存儲單元中的所述第一處理器元件的讀地址與在所述第二處理器元件已執行所述監控處理時從所述第二處理器元件輸入的讀地址進行比較。

7.根據權利要求1所述的多處理器系統，其中

作為關于寫訪問的所述總線訪問信息的比較，

所述比較單元將存儲在所述存儲單元中的所述第一處理器元件的寫地址與在所述第二處理器元件已執行所述監控處理時從所述第二處理器元件輸入的寫地址進行比較，并且

所述比較單元將存儲在所述存儲單元中的所述第一處理器元件的寫數據與在所述第二處理器元件已執行所述監控處理時從所述第二處理器元件輸入的寫數據進行比較。

8.根據權利要求1所述的多處理器系統，其中

所述存儲單元在針對每個被監控處理設置的區中存儲與在已執行所述被監控處理時發生的對所述被訪問單元的訪問有關的總線訪問信息，并且

當在所述第一處理器元件中已發生關于另一個新的被監控處理的中斷處理并且同時所述第一處理器元件正在執行所述被監控處理時，所述總線機構在一個區中存儲關于所述中斷處理的總線訪問信息，所述一個區與在發生所述中斷處理之前的被監控處理相對應的區不同。

9.根據權利要求1所述的多處理器系統，還包括錯誤處理單元，當所述比較單元的比較結果指示前一個和后一個總線訪問信息相互不一致時，所述錯誤處理單元執行預定的錯誤處理。