[發明專利]一種片上供電網絡優化方法

有效

• 申請號: 201710588905.9
• 申請日: 2017-07-19
• 公開（公告）號: CN107506526B
• 公開（公告）日: 2020-06-12
• 發明（設計）人: 蔡懿慈;王晨光;閆明;周強
• 申請（專利權）人: 清華大學
• 主分類號: G06F30/30
• 分類號: G06F30/30
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 吳大建;張杰

本發明公開了一種片上供電網絡優化方法，包括：建立包括供電網絡和負載的芯片電路模型，根據芯片電路模型驗證芯片是否滿足預設的抗旁路攻擊能力的安全性約束；若否，則根據芯片電路模型確定供電網絡各個節點的瞬態電壓；根據瞬態電壓和供電引腳模型確定需要添加去耦合電容的節點位置；根據瞬態電壓以及去耦合電容的離散化模型確定需要添加的去耦合電容的電容值；確定需要添加去耦合電容的各個節點與各自的相鄰節點之間的電導，利用隨機行走的算法生成需要添加去耦合電容的各個節點對應的各個子電路；根據獲得的去耦合電容的電容值和生成的各個子電路，為子電路內的每個節點分配去耦合子電容，以提高該優化方法的通用性并減小面積和功耗等代價。

技術領域

本發明涉及集成電路技術領域，尤其涉及一種片上供電網絡優化方法。

背景技術

近年來，各種不同層次的攻擊手段，使芯片面臨著越來越嚴重的安全性挑戰。其中，旁路攻擊通過對芯片泄露的功耗等旁路信號進行統計學分析，從中獲取芯片內部處理的數據，從而對芯片進行破解。為了提高芯片抵御旁路攻擊的能力，需要進行針對旁路攻擊的設計優化。

現有的針對旁路攻擊的設計優化方案為：通過片上供電網絡，芯片內部產生的功耗等旁路信號被傳導到芯片外部，在與外部電路的連接點(供電引腳)處，被外界所監測。片上供電網絡會給外界的監測帶來非線性的失真或噪聲，降低了旁路信號和芯片處理的數據之間的相關性，從而提高了芯片抵御旁路攻擊的能力。可以看出，片上供電網絡對芯片的抗旁路攻擊能力有著重要的影響作用。該方案的根本目的是通過降低外界監測的旁路信號和芯片處理的數據之間的相關性，增加獲取芯片內部數據的難度，從而提高芯片的抗旁路攻擊能力。

現有的針對旁路攻擊的片上供電網絡設計優化方法主要包括噪聲注入、電壓調整、去耦合標準單元、雙通道邏輯器件等。然而，這些方法都是針對某種特定的芯片設計或工藝庫，難以應用到一個任意的芯片設計中；同時，這些方法和現有的芯片設計優化方法差異較大，二者不能有機結合，導致增加的面積、功耗等代價較大，甚至可能影響電路的正常工作。

發明內容

為了解決上述技術問題，本發明提供了一種片上供電網絡優化方法，其特征在于，包括以下步驟：

S10，建立包括供電網絡和負載的芯片電路模型，根據所述芯片電路模型來驗證芯片是否滿足預設的抗旁路攻擊能力的安全性約束；

S20，若所述芯片不滿足預設的抗旁路攻擊能力的安全性約束，則根據所述芯片電路模型確定所述供電網絡各個節點的瞬態電壓；

S30，根據所述供電網絡各個節點的瞬態電壓以及供電網絡的供電引腳模型確定需要添加去耦合電容的各個節點位置；

S40，根據所述供電網絡各個節點的瞬態電壓以及去耦合電容的離散化模型，確定需要添加的去耦合電容的電容值；

S50，確定當前需要添加去耦合電容的節點與相鄰節點之間的電導，利用隨機行走的算法，根據確定的電導以所述當前需要添加去耦合電容的節點為起始點向周圍擴展生成子電路；

S60，根據獲得的各個去耦合電容的電容值和生成的各個子電路，為所述各個子電路內的每個節點分配去耦合子電容。

在一個實施例中，所述步驟S10包括以下步驟：

S10.1，對芯片執行運算的邏輯過程進行模擬，得到負載的電流波形文件；

S10.2，建立包括供電網絡和負載的芯片電路模型，根據芯片電路模型、負載的電流波形文件對芯片執行運算的物理過程進行仿真，得到芯片的監測功耗和實際功耗，進而確定所述芯片的功耗噪聲；

S10.3，根據所述芯片的實際功耗和功耗噪聲確定所述芯片的信噪比；

S10.4，將所述信噪比與預設的抗旁路攻擊能力的安全性約束進行對比來驗證所述芯片是否滿足預設的抗旁路攻擊能力的安全性約束。