[發明專利]MOS型功率器件及其制備方法

在審

• 申請號: 201710587041.9
• 申請日: 2017-07-18
• 公開（公告）號: CN109273529A
• 公開（公告）日: 2019-01-25
• 發明（設計）人: 秦博;肖秀光;吳海平
• 申請（專利權）人: 比亞迪股份有限公司;深圳比亞迪微電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/10;H01L29/423;H01L21/336
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張潤

本發明提供了MOS型功率器件及其制備方法。所述MOS型功率器件包括：襯底；阱區；源區；柵氧化層；柵電極；絕緣介質層；源區電極，其中，阱區的下表面設置有向下延伸的凸起部。由此，該MOS型功率器件具有足夠深的阱深，可以保證充足的耐壓余量，同時具有足夠短的溝道，更低的飽和壓降，達到增大溝道密度和減小溝道短路電流的目的，有效的降低導通電阻，并提高短路安全能力，充分保證了器件應用中的可靠性，而且，具有準溝道電流自夾斷功能，提升器件的高壓大電流關斷能力。

技術領域

本發明涉及半導體器件技術領域，具體地，涉及MOS型功率器件及其制備方法。

背景技術

飽和壓降和關斷能量共同構成了衡量MOS型功率器件性能優劣的“綜合優值(FOM)”，然而飽和壓降受溝道情況的影響很大。跨溝道兩端的電壓降與溝道寬度成反比，與溝道長度成正比，因此要降低通態功耗，溝道長度應該盡可能短。可是另一方面溝道長度又必須能保證擊穿電壓的需要，這就限定了溝道長度減短的最小允許值。此外溝道長度還具有限制短路電流的作用，以避免在負載短路的情況下器件被燒壞。因此優化溝道長度，降低飽和壓降值是功率MOS器件發展的一個重要方向。隨著幾十年的發展和進步，功率MOS器件產品由原來傳統的平面結構突破到溝槽柵(trench gate)結構，既解決了結型場效應晶體管(JEFT)的問題，又提升了單胞溝道密度。在保證足夠擊穿電壓的同時，把溝道做最優化的設計，降低導通電阻。圖1所示的結構示意圖是現有的UMOS溝槽柵結構的MOS功率器件，其中，101為N-襯底外延，102為溝槽型柵電極，103為P-阱區，104為N+源區，105為源區金屬電極。具體制造工藝流程為：

1.選用輕摻雜N型單晶半導體襯底材料(電阻率要求:根據器件耐壓選擇合適的)，在襯底表面，做完器件終端耐壓環區后，在源區挖trench溝槽長柵氧化層，再淀積多晶硅形成U型元胞槽柵結構。

2.元胞區P阱形成：現有技術溝槽柵結構的MOS功率器件P-阱區工藝一般采用一次低能離子注入或高溫擴散摻雜方式再高溫推結形成平面結阱區，且為保證器件耐壓結深最小做到約3.0微米，溝道長度約為2.5微米。

3.在P阱表面注入形成N型源區，一般形成N區結深約0.2微米～0.5微米。

4.淀積絕緣介質層；

5.在絕緣介質層上進行光刻蝕刻，使在兩槽柵之間居中的位置形成接觸孔，并做硅蝕刻至N源區背挖穿，再墊積金屬層，保證N源區域P阱形成歐姆接觸，引出電極；

6.完成器件表面鈍化和背面的電極引出。

但是現有的UMOS溝槽柵結構技術工藝形成的P-阱區是一個深阱平面結，這種阱區的特點就是阱深與溝道長度無法同時達到最優值。為保證器件的足夠耐壓，阱深做到一個最小值，但是這樣溝道長度就沒法做到最優。且阱區擴散越深，阱區雜質分布越不均勻，導致溝道區電阻率不均勻，溝道電流密度不均勻，致使飽和壓降穩定性較差，同時也會影響導通電壓的穩定性，甚至會影響器件的短路安全能力的穩定性。

因此，關于MOS型功率器件的研究有待深入。

發明內容

本發明旨在至少在一定程度上解決相關技術中的技術問題之一。為此，本發明的一個目的在于提出一種具有較短的溝道長度、較高的耐壓、更低的飽和壓降或穩定的導通電壓等優點的MOS型功率器件。