[發明專利]存儲器裝置以及從存儲器裝置讀取數據的方法

在審

• 申請號: 201710584902.8
• 申請日: 2017-07-18
• 公開（公告）號: CN107633858A
• 公開（公告）日: 2018-01-26
• 發明（設計）人: 陳毓明;黃天為
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 馬雯雯,臧建明

技術領域

本發明涉及一種存儲器裝置以及從存儲器裝置讀取數據的方法。

背景技術

由于具有低接腳數和簡單的輸入/輸出接口的優點，串列快閃存儲器存儲器裝置已日漸普及。串列快閃存儲器存儲器裝置使用單比特串列周邊接口(“SPI”)協定或多比特SPI協定。單比特SPI協議系涉及經由單一輸入/輸出(IO)接腳串行輸出數據。多比特SPI協定可包含雙SPI協定、四SPI協定和四周邊接口(“QPI”)協定。雙SPI協議系涉及經由兩個IO接腳串行輸出數據。四SPI協定和QPI協定系涉及經由四個IO接腳串行輸出數據。使用多比特SPI協定的存儲器裝置可應用于需要快速讀取性能的高性能系統。

發明內容

根據本發明的實施例，一種存儲器裝置包含：存儲器陣列，其存儲數據；感測放大器，其耦接到所述存儲器陣列且經配置以從所述存儲器陣列讀取多個數據比特且輸出包含從所述存儲器陣列讀取的所述數據比特的感測數據信號；數據多工器，其耦接到所述感測放大器且經配置以接收所述感測數據信號以產生感測放大器信號，和根據比特圖(bit map)從所述感測放大器信號選擇包括所述多個數據比特的多個群組以產生包含所述多個群組的多個群組信號；多個相互獨立的本地數據暫存器，其耦接到所述數據多工器以接收所述多個群組信號中的相應者，所述本地數據暫存器中的至少一個經配置以根據輸出模式產生包含所述多個本地數據暫存器中的所述至少一個所接收的所述群組信號中的所述相應者中的所述多個數據比特的至少一個子集合的串列數據輸出信號；以及多個相互獨立的輸出電路，其耦接到所述多個本地數據暫存器中的相應者，所述輸出電路中的至少一個經配置以接收從所述本地數據暫存器中的所述至少一個產生的所述串列數據輸出信號且依序輸出所述串列數據輸出信號中包含的所述多個數據比特的至少一個子集合。

根據本發明的另一實施例，提供一種從存儲器裝置讀取數據的方法。所述存儲器裝置包含存儲器陣列、耦接到所述存儲器陣列的感測放大器、耦接到所述感測放大器的數據多工器、耦接到所述數據多工器的多個相互獨立的本地數據暫存器和分別耦接到所述多個本地數據暫存器的多個相互獨立的輸出電路。所述方法包含由所述感測放大器從所述存儲器陣列讀取多個數據比特以產生包含從所述存儲器陣列讀取的所述多個數據比特的感測數據信號；由所述數據多工器從所述感測數據信號產生感測放大器信號；由所述數據多工器從所述感測放大器信號選擇包括所述多個數據比特的多個群組以產生多個群組信號；由所述多個本地數據暫存器接收由所述數據多工器產生的所述多個群組信號中的相應者；由所述本地數據暫存器中的至少一個根據輸出模式產生包含所述本地數據暫存器中的所述至少一個所接收的所述多個群組信號中的所述相應者中的所述多個數據比特的至少一個子集合的串列數據輸出信號，和將所述串列數據輸出信號輸出到所述多個輸出電路中的相應者；以及由所述輸出電路中的所述相應者依序輸出所述串列數據輸出信號中包含的所述多個數據比特的至少一個子集合。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1為根據比較范例形成有存儲器裝置的半導體芯片的圖。

圖2概要地說明根據比較范例在用于不同輸出模式的各種信號中包含的數據比特。

圖3為根據比較范例用于圖1的存儲器裝置中的讀取操作的時序圖。

圖4為根據本發明的一實施例形成有存儲器裝置的半導體芯片的示意圖。

圖5概要地說明根據本發明的一實施例在用于不同輸出模式的各種信號中包含的數據比特。

圖6為根據本發明的一實施例用于圖4的存儲器裝置中的讀取操作的時序圖。

附圖標記說明

10、40：半導體芯片

100、400：存儲器裝置

110、410：第一存儲器陣列

111、411：第二存儲器陣列

112、412：第三存儲器陣列

113、413：第四存儲器陣列

120、420：第一感測放大器

121、421：第二感測放大器

122、422：第三感測放大器

123、423：第四感測放大器

130、430：數據多工器/MUX

140：數據暫存器

150、450：第一輸入/輸出電路

151、451：第二輸入/輸出電路

152、452：第三輸入/輸出電路