[發(fā)明專利]適合FPGA的超高速數(shù)傳接收機(jī)并行位定時同步方法和裝置

有效

• 申請?zhí)枺?/td>: 201710582409.2
• 申請日: 2017-07-17
• 公開（公告）號: CN107370500B
• 公開（公告）日: 2018-12-04
• 發(fā)明（設(shè)計）人: 賀岷玨;馮志強(qiáng);周章倫;雷鵬勇;諶偉;黃凱
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第二十九研究所;中國人民解放軍火箭軍研究院
• 主分類號: H04B1/06
• 分類號: H04B1/06;H04B1/30;H04L7/00
• 代理公司: 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319
• 代理人: 蘇培華

本發(fā)明公開了一種適合FPGA的超高速數(shù)傳接收機(jī)并行位定時同步方法和裝置，屬于通信技術(shù)領(lǐng)域。所述方法包括：在至少兩個位定時同步計算通道并行運行時，獲取插值基準(zhǔn)點的參數(shù)值和插值小數(shù)間隔的參數(shù)值，根據(jù)所述插值基準(zhǔn)點的參數(shù)值和所述插值小數(shù)間隔的參數(shù)值，獲取誤差結(jié)果，判斷所述誤差結(jié)果是否滿足預(yù)設(shè)條件，當(dāng)所述誤差結(jié)果不滿足所述預(yù)設(shè)條件時，根據(jù)所述誤差結(jié)果更新所述插值基準(zhǔn)點的參數(shù)值和所述插值小數(shù)間隔的參數(shù)值，并重新獲取誤差結(jié)果，直到所述誤差結(jié)果滿足所述預(yù)設(shè)條件。本發(fā)明通過多路位定時同步計算通道并行運行，在保持較低的時鐘頻率不變的情況下，付出較少硬件開銷，極大地提高位定時同步的數(shù)據(jù)吞吐量，提高了位定時同步的效率。

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，特別涉及一種適合FPGA的超高速數(shù)傳接收機(jī)并行位定時同步方法和裝置。

背景技術(shù)

隨著無線通信技術(shù)的不斷發(fā)展，通過無線通信技術(shù)進(jìn)行數(shù)據(jù)傳輸?shù)乃俾室苍诓粩嗵岣撸壳俺霈F(xiàn)的超高速無線數(shù)據(jù)傳輸系統(tǒng)(簡稱“超高速數(shù)傳系統(tǒng)”)的傳輸速率可以達(dá)到600Mbps(Million bits per second，兆比特每秒)至6Gbps(Giga bits per second，千兆比特每秒)之間。

超高速數(shù)傳系統(tǒng)中，由于數(shù)據(jù)傳輸?shù)陌l(fā)送端和接收端存在時鐘差和多普勒碼偏，而接收端需要在每個符號周期的最佳采樣時刻進(jìn)行采樣，因此接收端需要通過位定時同步技術(shù)確定每個符號周期的最佳采樣時刻。

具體地，接收端(例如FPGA(Field－Programmable Gate Array，即現(xiàn)場可編程門陣列))在進(jìn)行位定時同步的過程中，可以先對位定時誤差進(jìn)行估計，得到與真實位定時誤差成比例的估計誤差，再對該估計誤差進(jìn)行濾波和重采樣等操作，不斷校正位定時誤差，循環(huán)上述過程直到輸出的位定時誤差為0或者為固定值，則完成位定時同步，從而確定每個符號周期的最佳采樣時刻。

在實現(xiàn)本發(fā)明實施例的過程中，發(fā)明人發(fā)現(xiàn)在進(jìn)行位定時同步的過程中至少存在以下問題：

由于上述位定時同步過程比較復(fù)雜，當(dāng)FPGA作為接收端時，F(xiàn)PGA受到運算能力的限制，無法在超高速數(shù)傳系統(tǒng)中及時對接收的符號進(jìn)行位定時同步運算，導(dǎo)致位定時同步效率較低。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)的問題，本發(fā)明實施例提供了一種適合FPGA的超高速數(shù)傳接收機(jī)并行位定時同步方法和裝置。所述技術(shù)方案如下：

一方面，提供了一種適合FPGA的超高速數(shù)傳接收機(jī)并行位定時同步方法，所述方法包括：

在至少兩個位定時同步計算通道并行運行時，獲取插值基準(zhǔn)點的參數(shù)值和插值小數(shù)間隔的參數(shù)值；所述位定時同步計算通道用于指示并行位定時同步的線程；

根據(jù)所述插值基準(zhǔn)點的參數(shù)值和所述插值小數(shù)間隔的參數(shù)值，獲取誤差結(jié)果；所述誤差結(jié)果用于指示當(dāng)前采樣時刻與最佳采樣時刻之間的誤差；

判斷所述誤差結(jié)果是否滿足預(yù)設(shè)條件；

當(dāng)所述誤差結(jié)果不滿足所述預(yù)設(shè)條件時，根據(jù)所述誤差結(jié)果更新所述插值基準(zhǔn)點的參數(shù)值和所述插值小數(shù)間隔的參數(shù)值，并重新獲取誤差結(jié)果，直到所述誤差結(jié)果滿足所述預(yù)設(shè)條件。

可選的，所述根據(jù)所述誤差結(jié)果更新所述插值基準(zhǔn)點的參數(shù)值和所述插值小數(shù)間隔的參數(shù)值，包括：

根據(jù)所述誤差結(jié)果，計算得到相位增量和相位控制字；

根據(jù)所述相位增量和所述相位控制字，更新所述插值基準(zhǔn)點的參數(shù)值和所述插值小數(shù)間隔的參數(shù)值。

可選的，所述方法還包括：

獲取位定時同步計算通道數(shù)目；

所述獲取插值基準(zhǔn)點的參數(shù)值和插值小數(shù)間隔的參數(shù)值，包括：