[發(fā)明專利]一種多晶硅側(cè)墻沉積針孔缺陷的檢測方法

在審

• 申請?zhí)枺?/td>: 201710581730.9
• 申請日: 2017-07-17
• 公開（公告）號: CN107331632A
• 公開（公告）日: 2017-11-07
• 發(fā)明（設(shè)計(jì)）人: 范榮偉
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)31237
• 代理人: 智云

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，且特別涉及一種多晶硅側(cè)墻沉積針孔缺陷的檢測方法。

背景技術(shù)

隨著集成電路工藝的發(fā)展，半導(dǎo)體工藝器件的尺寸不斷微縮以及性能的提升，越來越需要應(yīng)用原子層沉積工藝，原子層沉積分為擴(kuò)散沉積與化學(xué)氣相沉積等，而化學(xué)氣相沉積過程中容易發(fā)生針孔缺陷問題，如圖1所示，在28nm產(chǎn)品研發(fā)過程中，發(fā)現(xiàn)多晶硅側(cè)墻的針孔缺陷，導(dǎo)致W沉積時(shí)通過針孔使接觸孔與多晶硅短路。導(dǎo)致這一問題的原因如圖2a和圖2b所示，該結(jié)構(gòu)從下至上依次為晶背多晶硅側(cè)墻SIN 10，晶背多晶硅20，Si襯底30，側(cè)墻SIN 40，氧化層50，多晶硅60，SMT OX 70，SMT SIN 80和針孔缺陷90，在SMT ALD OX DEP過程中，由于存在針孔缺陷問題，導(dǎo)致在后續(xù)的SIN RM工藝中，使得針孔缺陷傳遞到多晶硅側(cè)墻上，使得側(cè)墻形成了針孔缺陷。

由于OX的透光特性光學(xué)檢測很難檢測出來，同時(shí)，當(dāng)側(cè)墻產(chǎn)生針孔缺陷后，由于其處于多晶硅側(cè)面，很難有缺陷信號，因此這一缺陷本身很難被有效檢測。

發(fā)明內(nèi)容

本發(fā)明提出一種多晶硅側(cè)墻沉積針孔缺陷的檢測方法，通過建立缺陷檢測流程并開發(fā)檢測方法，建立針對此缺陷的在線指標(biāo)，從而為良率提升和產(chǎn)品研發(fā)做出貢獻(xiàn)。

為了達(dá)到上述目的，本發(fā)明提出一種多晶硅側(cè)墻沉積針孔缺陷的檢測方法，包括下列步驟：

將晶圓正常流片到氧化膜原子層沉積工藝前一步驟；

在所述晶圓上沉積介電層；

在上述結(jié)構(gòu)上進(jìn)行氧化膜原子層沉積工藝，形成氧化膜；

以所述氧化膜為阻擋層，對晶圓上的介電層進(jìn)行刻蝕工藝；

進(jìn)行缺陷檢測，檢測介電層損傷情況。

進(jìn)一步的，該方法還包括在晶圓上的介電層進(jìn)行刻蝕工藝步驟完成后，對晶圓有源區(qū)多晶硅進(jìn)行無阻擋刻蝕工藝。

進(jìn)一步的，所述缺陷檢測步驟還包括檢測有源區(qū)多晶硅損傷情況。

進(jìn)一步的，所述介電層包括氧化膜層、氮化硅層或者兩者的組合層。

進(jìn)一步的，所述對介電層進(jìn)行刻蝕工藝包括干法刻蝕或者濕法刻蝕。

進(jìn)一步的，所述對有源區(qū)/多晶硅進(jìn)行刻蝕工藝包括干法刻蝕或者濕法刻蝕。

進(jìn)一步的，所述缺陷檢測采用光學(xué)檢測方法或電子束掃描方法進(jìn)行。

本發(fā)明提出的多晶硅側(cè)墻沉積針孔缺陷的檢測方法，通過建立可以反應(yīng)產(chǎn)品工藝狀況的測試流程，使ALD OX薄膜成為濕法刻蝕或干法刻蝕的阻擋層，在缺陷位置其下層薄膜或襯底將被刻蝕，從而使缺陷問題惡化，以便于缺陷檢測。并進(jìn)行工藝窗口的評估與監(jiān)控，從而改善良率并縮短研發(fā)周期。本發(fā)明能有效地監(jiān)控ALD OX針孔缺陷的問題，避免后續(xù)造成的良率損失，為半導(dǎo)體良率提升提供保障。

附圖說明

圖1a和圖1b所示為多晶硅側(cè)墻針孔缺陷導(dǎo)致的接觸孔與多晶硅短路示意圖。

圖2a和圖2b所示為SMT ALD OX針孔缺陷在SIN RM工藝后傳遞到多晶硅側(cè)墻示意圖。

圖3所示為本發(fā)明較佳實(shí)施例的多晶硅側(cè)墻沉積針孔缺陷的檢測方法流程圖。

圖4a和圖4b所示為以ALD OX為阻擋層進(jìn)行刻蝕后下層的薄膜或襯底被損傷示意圖。

圖5a和圖5b所示為襯底與多晶硅被損傷后而易于檢測的示意圖。

具體實(shí)施方式

以下結(jié)合附圖給出本發(fā)明的具體實(shí)施方式，但本發(fā)明不限于以下的實(shí)施方式。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比率，僅用于方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。

請參考圖3，圖3所示為本發(fā)明較佳實(shí)施例的多晶硅側(cè)墻沉積針孔缺陷的檢測方法流程圖。本發(fā)明提出一種多晶硅側(cè)墻沉積針孔缺陷的檢測方法，包括下列步驟：

步驟S100：將晶圓正常流片到氧化膜原子層沉積工藝前一步驟；

步驟S200：在所述晶圓上沉積介電層；

步驟S300：在上述結(jié)構(gòu)上進(jìn)行氧化膜原子層沉積工藝，形成氧化膜；

步驟S400：以所述氧化膜為阻擋層，對晶圓上的介電層進(jìn)行刻蝕工藝；

步驟S500：進(jìn)行缺陷檢測，檢測介電層損傷情況。