[發明專利]薄膜晶體管及制作方法、顯示裝置

有效

• 申請號: 201710581306.4
• 申請日: 2017-07-17
• 公開（公告）號: CN107369716B
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 周天民;楊維;王利忠;朱夏明;宋吉鵬
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/336;H01L29/10;H01L29/417
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 劉延喜;王增鑫

本發明公開了一種薄膜晶體管及制作方法、顯示裝置，所述薄膜晶體管包括柵極、柵介質層、有源層、源漏電極和鈍化層；所述源漏電極和鈍化層之間設有隔離層，所述隔離層覆蓋源漏電極以及源漏電極之間的溝道區。本發明通過在源漏電極以及源漏電極之間的溝道區蒸鍍隔離層，使所述源漏電極在后續工藝中不易氧化，尤其是改善了銅在后續高溫鈍化工藝中的氧化問題。

技術領域

本發明涉及液晶顯示領域，尤其是一種薄膜晶體管及制作方法、顯示裝置。

背景技術

氧化物薄膜晶體管(Oxide Thin Film Transistor，簡稱Oxide TFT)憑借其優良的電子遷移率，良好的a-Si TFT生產線兼容性和低溫制造工藝，成為下一代面板顯示行業的首選。近些年來，隨著國內外研究單位的技術競爭日趨激烈，已經使Oxide TFT工藝進入快速量產化的軌道上。

在氧化物薄膜晶體管的背溝道刻蝕(BCE)結構中，背溝道區域的處理有著十分關鍵的作用，通常由于刻蝕對背溝道區域的損傷，常常導致TFT的有源層出現導體化趨勢。

發明內容

本發明的主要目的是解決對氧化物薄膜晶體管的背溝道刻蝕結構進行鈍化處理時，源漏金屬層容易被氧化的問題，尤其是沉積鈍化層工藝的溫度提高后，導電率高的金屬銅更容易氧化的問題。本發明的技術方案如下：

一種薄膜晶體管，包括柵極、柵介質層、有源層、源漏電極和鈍化層；所述源漏電極和鈍化層之間設有隔離層，所述隔離層覆蓋源漏電極以及源漏電極之間的溝道區。

優選地，所述隔離層的材料包括硅與氧的摩爾比例為1：1.1-1.4的硅氧化合物或氧化鋁。

優選地，所述隔離層的厚度為

優選地，所述鈍化層包括硅與氧的摩爾比例為1：1.6-2的硅氧化合物。

本發明還提出一種陣列基板，所述陣列基板包括所述的薄膜晶體管。

本發明還提出一種顯示裝置，所述顯示裝置包括所述的薄膜晶體管。

根據所述薄膜晶體管，本發明還提出一種薄膜晶體管的制作方法，在包括源漏電極的襯底上，形成覆蓋源漏電極以及源漏電極之間的溝道區的隔離層。

優選地，所述形成覆蓋源漏電極以及源漏電極之間的溝道區的隔離層具體包括，在170℃-200℃的環境下，通入流量比率不小于1：40的SiH₄和N₂O，通過等離子增強化學氣相沉積工藝形成包括厚度為的硅氧化合物的隔離層。

優選地，所述形成覆蓋源漏電極以及源漏電極之間的溝道區的隔離層具體包括，通過原子層沉積工藝或等離子增強的原子層沉積工藝，在180℃-220℃的環境下形成包括厚度為的氧化鋁的隔離層。

優選地，所述制作方法還包括，在所述形成覆蓋源漏電極以及源漏電極之間的溝道區的隔離層之后，在240℃-280℃的環境下，通入流量比率不大于1：90的SiH₄和N₂O，以在所述隔離層上形成厚度為的鈍化層。

優選地，在包括源漏電極的襯底上，形成覆蓋源漏電極以及源漏電極之間的溝道區的隔離層之前，還包括對所述源漏電極進行N₂O等離子處理。

優選地，在所述形成覆蓋源漏電極以及源漏電極之間的溝道區的隔離層之后、在所述隔離層上形成鈍化層之前，還包括對所述隔離層進行N₂O等離子處理。

優選地，在所述通過沉積工藝制作鈍化層之后，還包括進行250℃-350℃的退火。