[發明專利]隧穿場效應晶體管及其形成方法

有效

• 申請號: 201710580672.8
• 申請日: 2017-07-17
• 公開（公告）號: CN109273524B
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 唐粕人
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L29/10;H01L29/417;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

本發明提供一種隧穿場效應晶體管及其形成方法，其中，方法包括：提供襯底；在襯底上形成柵極結構，柵極結構下方襯底中具有溝道區，柵極結構包括相對的第一側和第二側；在柵極結構第一側的襯底中形成第一源漏摻雜層，第一源漏摻雜層中具有第一源漏離子，第一源漏摻雜層與所述溝道區的接觸面上具有凸出部；在柵極結構第二側的襯底中形成第二源漏摻雜層，所述第二源漏摻雜層中具有第二源漏離子，所述第二源漏離子與所述第一源漏離子的導電類型相反。其中，溝道開啟之后，所述凸出部能夠增加所述第一源漏摻雜層與第二源漏摻雜層之間的電場強度，從而能夠增加所形成隧穿場效應晶體管的導通電流。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種隧穿場效應晶體管及其形成方法。

背景技術

隨著半導體器件集成度的提高，晶體管的關鍵尺寸不斷縮小，關鍵尺寸的縮小意味著在芯片上可布置更多數量的晶體管。然而，隨著晶體管尺寸的急劇減小，CMOS場效應晶體管面臨很大的挑戰，例如短溝道效應增加，漏電流增大，亞閾值斜率在室溫下存在60mV/dec的極限。

為了適應晶體管尺寸的縮小，抑制短溝道效應，降低亞閾值斜率，TFET(tunnelfiled-effect transistor，隧穿場效應晶體管)應運而生。TFET是一種金屬氧化物半導體柵控PIN二極管。TFET主要是利用量子學隧穿效應做為控制電流的主要機制，使用柵壓控制器件內部電勢分布形狀，從而影響隧穿發生條件，當條件滿足時器件開啟，當條件不滿足時器件電流迅速下降關斷。TFET具有低壓閾值斜率、關斷電流小的優點。

然而，現有技術形成的TFET仍然存在亞閾值斜率較高、導通電流較小的問題。

發明內容

本發明解決的問題是提供一種隧穿場效應晶體管及其形成方法，能夠降低TFET的亞閾值斜率較高，增加導通電流。

為解決上述問題，本發明提供一種隧穿場效應晶體管的形成方法，包括：提供襯底；在所述襯底上形成柵極結構，所述柵極結構下方襯底中具有溝道區，所述柵極結構包括相對的第一側和第二側；在所述柵極結構第一側的襯底中形成第一源漏摻雜層，所述第一源漏摻雜層中具有第一源漏離子，所述第一源漏摻雜層與所述襯底的溝道區的接觸面上具有凸出部；在所述柵極結構第二側的襯底中形成第二源漏摻雜層，所述第二源漏摻雜層中具有第二源漏離子，所述第二源漏離子與所述第一源漏離子的導電類型相反。

可選的，所述隧穿場效應晶體管為N型晶體管；所述第一源漏離子為P型離子。

可選的，所述隧穿場效應晶體管為P型晶體管；所述第一源漏離子為N型離子。

可選的，所述第二源漏摻雜層與溝道區的接觸面上具有凸出部。

可選的，形成所述第一源漏摻雜層的步驟包括：在所述柵極結構第一側襯底中形成凹槽，所述凹槽鄰近所述柵極結構的側壁表面具有凹陷；在所述凹槽和所述凹陷中形成第一源漏摻雜層。

可選的，形成所述凹槽的步驟包括：對所述柵極結構第一側的襯底進行多次選擇離子注入，在所述柵極結構第一側的襯底中形成摻雜結構，所述摻雜結構與所述襯底的溝道區接觸面上具有凸出結構；去除所述摻雜區結構和凸出結構，在所述柵極結構第一側襯底中形成所述凹槽。

可選的，對所述柵極結構第一側的襯底進行多次選擇離子注入的步驟包括：對所述柵極結構第一側的襯底進行第一選擇離子注入，在所述柵極結構第一側的襯底中形成第一摻雜區；對所述柵極結構第一側的襯底進行第二選擇離子注入，在所述柵極結構第一側的襯底中形成第二摻雜區，所述第一摻雜區位于所述第二摻雜區上；對所述柵極結構第一側的襯底進行第三選擇離子注入，在所述柵極結構第一側的襯底中形成第三摻雜區，所述第二摻雜區位于所述第三摻雜區上。