[發(fā)明專利]懸浮跟隨穩(wěn)壓電源電路裝置

有效

• 申請?zhí)枺?/td>: 201710579133.2
• 申請日: 2017-07-17
• 公開（公告）號: CN107272794B
• 公開（公告）日: 2018-10-12
• 發(fā)明（設(shè)計）人: 王宇星;丁倩雯
• 申請（專利權(quán)）人: 無錫科技職業(yè)學(xué)院
• 主分類號: G05F1/46
• 分類號: G05F1/46
• 代理公司: 無錫盛陽專利商標(biāo)事務(wù)所(普通合伙) 32227
• 代理人: 顧吉云

本發(fā)明提供了一種懸浮跟隨穩(wěn)壓電源電路，其電路結(jié)構(gòu)簡單，LDO模塊芯片的面積和功耗都比較小，并且該電路可以用常規(guī)工藝實現(xiàn)，可大大降低電路成本，提高電路的穩(wěn)定性和可靠性，其包括：基準(zhǔn)電路、運算放大器、MOS管、輸入電源VDD、負反饋模塊，基準(zhǔn)電路的電源端、運算放大器的電源端、MOS管的襯底和源端均連接輸入電源VDD，基準(zhǔn)電路的輸出端控制運算放大器的同向輸入端，運算放大器的反向輸入端連接負反饋模塊的輸出，運算放大器接地端與基準(zhǔn)電路的接地端的電壓由MOS管的漏端和負反饋模塊的輸出電壓控制，運算放大器的輸出端控制負反饋模塊和MOS管的柵端的輸入電壓。

技術(shù)領(lǐng)域

本發(fā)明涉及穩(wěn)壓電源技術(shù)領(lǐng)域，具體為一種懸浮跟隨穩(wěn)壓電源電路裝置。

背景技術(shù)

先進的集成電路工藝支持的電壓常見的都是所謂低壓工藝，一般是5V，3.3V，1.8V，1.2V等，但是實際應(yīng)用中有一種情況VDD是高壓，一般9V以上，同時由于負載大小不一，相位不同，負載的時變特性導(dǎo)致VDD也會跟隨負載產(chǎn)生一定幅度的變化，比如12V，18V，24V的變化，如果輸出電壓無法跟隨輸入電壓進行變化或者負載電壓變化超出了符合規(guī)范的電壓工作范圍，必然會引起短路、負載無法正常工作或負載損壞等問題，因此，負載工作必須有一個穩(wěn)定的電壓源。

現(xiàn)有技術(shù)中通常采用穩(wěn)壓電源電路實現(xiàn)各種不同負載在不同時間內(nèi)的順序“使能”，如果采用LDO模塊轉(zhuǎn)換，那么設(shè)計的LDO模塊就需要高壓工藝的支持，但是通常所用的LDO模塊的輸入電源為電池，無法滿足VDD高壓變化的要求，并且滿足高壓變化的穩(wěn)壓電路對芯片工藝要求較高，然而，一方面，通常所用的芯片無高壓工藝支持，另一方面，高壓工藝芯片的穩(wěn)定性和可靠性較差，并且其需要較多的電子元件和接線來實現(xiàn)，這必然導(dǎo)致電路結(jié)構(gòu)復(fù)雜、芯片面積和功耗比較大，從而導(dǎo)致電路成本大大增加。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)中存在的穩(wěn)壓電源電路穩(wěn)壓效果差、芯片無高壓工藝支持或滿足高壓工藝要求的電路結(jié)構(gòu)復(fù)雜、芯片面積和功耗大、電路成本高等問題，本發(fā)明提供了一種新型懸浮跟隨穩(wěn)壓電源電路裝置，其電路結(jié)構(gòu)簡單，LDO模塊芯片的面積和功耗都比較小，并且該電路可以用常規(guī)工藝實現(xiàn)，可大大降低電路成本，有效提高電路的穩(wěn)定性和可靠性。

一種懸浮跟隨穩(wěn)壓電源電路裝置，其特征在于：其包括基準(zhǔn)電路、運算放大器OTA、MOS管、輸入電源VDD、負反饋模塊，所述基準(zhǔn)電路包括電源端V，輸出端V1，接地端V0，所述電源端V連接輸入電源VDD，所述輸出端V1連接所述運算放大器OTA的同向輸入端T1控制所述運算放大器OTA的同向輸入端T1輸入電壓大小Vref，所述運算放大器OTA的反向輸入端T2接所述負反饋模塊的輸出，所述反向輸入端T2輸入電壓大小為Vfb，所述運算放大器OTA的電源端T連接輸入電源VDD，所述運算放大器OTA的接地端T3分別連接所述基準(zhǔn)電路的接地端V0、所述負反饋模塊、所述MOS管的漏端D，所述接地端T3與所述基準(zhǔn)電路的接地端V0的電壓大小VDD_follow由MOS管的漏端D和所述負反饋模塊的輸出電壓控制，所述運算放大器OTA的輸出端T4連接所述負反饋模塊的輸入端、所述MOS管的柵端G，控制所述負反饋模塊和所述柵端G的輸入電壓，所述MOS管的襯底B連接源端S后與所述輸入電源VDD連接；

其進一步特征在于，所述MOS管為PMOS管；

所述負反饋模塊包括電容和電阻，所述運算放大器OTA的反向輸入端T2接所述負反饋模塊中的電阻R1一端、電阻R2一端，所述運算放大器OTA的接地端T3連接所述負反饋模塊中的所述電阻R1另一端、電阻R0一端，所述運算放大器OTA的輸出端T4連接所述負反饋模塊中的電容C0一端，所述電容C0的另一端連接所述電阻R0的另一端，所述電阻R2另一端連接輸入電源VDD。