[發明專利]基于層錯的三維光片上網絡架構、通信方法及光路由器

有效

• 申請號: 201710577587.6
• 申請日: 2017-07-15
• 公開（公告）號: CN107220209B
• 公開（公告）日: 2020-02-14
• 發明（設計）人: 郭雅楠;顧華璽;楊銀堂;朱樟明;譚偉;黃蕾
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G06F15/173
• 分類號: G06F15/173;G06F15/78;H04Q11/00
• 代理公司: 61205 陜西電子工業專利中心
• 代理人: 程曉霞;王品華

本發明提出了一種基于層錯的三維光片上網絡架構、通信方法及光路由器，解決了現有技術存在的垂直方向阻塞嚴重、TSV分布不均勻、高階光路由器插入損耗大的技術問題。網絡架構共七層，頂層為光網絡層，集成有N×N個新型九端口光路由器；底層為純電層，集成有N×N個五端口電路由器；中間五層每層集成有N×N×4個IP核，中間層中最上層為基準，其余四層分別沿四個對角線方向錯位，形成層錯機制；所述光路由器提供中間層間高階光互連，IP核間通信分為節點內部、層內節點間和層間通信，節點內部和層內通信通過中間層光網絡，層間通信通過頂層光網絡或底層電路由器實現。本發明解決了傳統的3D光片上網絡中垂直方向阻塞嚴重問題，處理器核間高效通信。

技術領域

本發明屬于通信技術領域，涉及三維光片上網絡架構及通信，具體是一種基于層錯的三維光片上網絡架構、通信方法及光路由器，用于多處理器芯片中的處理器的互連及通信。

背景技術

高性能計算時代的到來，對處理器芯片的性能提出了越來越高的要求，未來的多核處理器要求片上網絡在提供高帶寬低時延的同時盡可能降低網絡能耗。但隨著集成電路特征尺寸的持續縮小和時鐘頻率的迅速提高，傳統的電互連片上網絡中的金屬互連線面臨著帶寬受限，時延大，面積大，能耗大等諸多挑戰。得益于納米硅光技術的快速發展，光片上網絡中的光波導和光設備能夠在消耗很低功率的同時提供很高的帶寬。根據國際半導體技術發展藍圖(International Technology Roadmap for Semiconductor)預測：利用光進行互連的方式是單芯片多核互連技術的發展趨勢。

除了納米光子技術，3D集成技術是克服片上網絡性能屏障的另一個有效解決方案。傳統的2D片上網絡由于只有一個通信層，所有處理器核之間的通信需在相同平面內進行，故而資源競爭激烈，傳輸時延大；而3D片上網絡通過增加第三維度的互連，可以有效降低傳輸時延，提高集成密度。3D光片上網絡，集3D集成技術和光互連技術的優勢于一身，成為當下解決片上網絡性能問題的熱門方案。對于一個N層的網絡而言，不同層之間的通信占據了總通信流量的(N-1)/N。此時，傳統的低階垂直互連機制不能提供足夠的垂直鏈路帶寬，并極易導致嚴重的阻塞問題；相比之下，層間高階互連機制可以有效避免阻塞問題從而更充分地利用3D網絡的高帶寬優勢。但目前缺乏合理的垂直互連線布局方式以及高性能的光路由器來支持層間的高階互連機制。

現有使用層間的高階互連機制的光片上網絡所采用的布局方式會導致垂直互連線分布的不均勻性，進而破壞網絡的規則性，限制網絡拓展性；還會導致嚴重的散熱問題。此外，現有的高階光路由器插入損耗較大，導致了網絡能耗的增大。

發明內容

本發明的目的在于針對現有技術存在的層間高階互連機制下垂直互連線分布的不均勻問題提供一種基于層錯機制的三維光片上網絡架構、通信方法及光路由器。