[發(fā)明專利]一種串口模擬方法和計算機設(shè)備

在審

• 申請?zhí)枺?/td>: 201710576024.5
• 申請日: 2017-07-14
• 公開（公告）號: CN107357742A
• 公開（公告）日: 2017-11-17
• 發(fā)明（設(shè)計）人: 何輝
• 申請（專利權(quán)）人: 上海瀚銀信息技術(shù)有限公司
• 主分類號: G06F13/10
• 分類號: G06F13/10;G06F13/12
• 代理公司: 上海申新律師事務(wù)所31272
• 代理人: 俞滌炯

技術(shù)領(lǐng)域

本發(fā)明涉及串口通訊技術(shù)領(lǐng)域，尤其涉及一種GPIO通用串口的模擬方法和計算機設(shè)備。

背景技術(shù)

微處理器出現(xiàn)的歷史雖然不長，但是其發(fā)展非常迅猛，微處理器在集成度、功能、速度、可靠性以及應(yīng)用領(lǐng)域等全方位都朝著比傳統(tǒng)處理器更高的水平開始發(fā)展。

串口時微處理器上一種非常通用的設(shè)備間通訊協(xié)議，大多數(shù)的微處理器中包含兩個基于RS232的串口。然而目前使用的微處理器中支持的串口通常只有1-2個，如果和微處理器進行通訊的外部設(shè)備較多，則會出現(xiàn)串口不夠用的情況。在這種情況下，若僅僅因為串口不夠用而不是微處理器本身處理能力達不到使用需求的原因就升級硬件顯然會增加產(chǎn)品的成本，不升級硬件又無法解決串口不夠用的問題。

發(fā)明內(nèi)容

根據(jù)現(xiàn)有技術(shù)中存在的上述問題，現(xiàn)提供一種串口模擬方法和計算機設(shè)備的技術(shù)方案，旨在通過軟件控制處理器的通用輸入/輸出(General Purpose Input Output，GPIO)接口管腳的方式來模擬串口通訊，在不升級硬件的情況下有效解決外部通訊設(shè)備較多情況下串口不夠用的問題，節(jié)省了成本。

上述技術(shù)方案具體包括：

一種串口模擬方法，其中，通過微處理器控制通用輸入/輸出接口的管腳的方式模擬串口；

所述串口模擬方法中，針對待傳輸數(shù)據(jù)中一個待傳輸字節(jié)的數(shù)據(jù)傳輸方式具體包括：

步驟S1，所述微處理器將初始狀態(tài)下所述通用輸入/輸出接口置為高電平；

步驟S2，等待一預(yù)設(shè)的觸發(fā)條件達成后，所述微處理器產(chǎn)生所述待傳輸字節(jié)的起始位，并將所述通用輸入/輸出接口置為低電平；

步驟S3，等待所述觸發(fā)條件達成后，所述微處理器獲取所述待傳輸字節(jié)的第一位數(shù)據(jù)；

步驟S4，所述微處理器對獲取的一位數(shù)據(jù)的數(shù)值進行判斷，并根據(jù)數(shù)值的判斷結(jié)果設(shè)置所述待傳輸字節(jié)的數(shù)據(jù)位所對應(yīng)的所述通用輸入/輸出接口的電平狀態(tài)；

步驟S5，等待所述觸發(fā)條件達成后判斷是否完成所述待傳輸字節(jié)的數(shù)據(jù)傳輸：

若否，則所述微處理器取出所述待傳輸字節(jié)的下一位數(shù)據(jù)，并返回所述步驟S4；

步驟S6，所述微處理器分別計算所述待傳輸字節(jié)中出現(xiàn)的“1”或“0”的個數(shù)，并根據(jù)計算結(jié)果設(shè)置對應(yīng)于所述待傳輸字節(jié)的校驗位的所述通用輸入/輸出接口的電平狀態(tài)；

步驟S7，等待所述觸發(fā)條件達成后，所述微處理器設(shè)置所述待傳輸字節(jié)的停止位，以完成所述待傳輸字節(jié)的傳輸；

所述微處理器循環(huán)執(zhí)行所述步驟S1-S7，以對待傳輸數(shù)據(jù)中的每個所述待傳輸字節(jié)進行傳輸，從而模擬待傳輸數(shù)據(jù)的串口通訊過程。

優(yōu)選的，該串口模擬方法，其中，所述步驟S4中：

若獲取的一位數(shù)據(jù)的數(shù)值為“1”，則所述微處理器將所述通用輸入/輸出接口置為低電平；

若獲取的一位數(shù)據(jù)的數(shù)值為“0”，則所述微處理器將所述通用輸入/輸出接口置為高電平。

優(yōu)選的，該串口模擬方法，其中，所述校驗位采用奇校驗方式對所述待傳輸字節(jié)進行校驗；

則所述步驟S6中：

若所述待傳輸字節(jié)中出現(xiàn)的“1”的個數(shù)為偶數(shù)，則所述校驗位為“1”，所述通用輸入/輸出接口被置為高電平；

若所述待傳輸字節(jié)中出現(xiàn)的“1”的個數(shù)為奇數(shù)，則所述校驗位為“0”，所述通用輸入/輸出接口被置為低電平。

優(yōu)選的，該串口模擬方法，其中，所述校驗位采用偶校驗方式對所述待傳輸字節(jié)進行校驗；

則所述步驟S6中：

若所述待傳輸字節(jié)中出現(xiàn)的“1”的個數(shù)為偶數(shù)，則所述校驗位為“0”，所述通用輸入/輸出接口被置為低電平；

若所述待傳輸字節(jié)中出現(xiàn)的“1”的個數(shù)為奇數(shù)，則所述校驗位為“1”，所述通用輸入/輸出接口被置為高電平。

優(yōu)選的，該串口模擬方法，其中，所述步驟S7中，在所述停止位時，所述微處理器將所述通用輸入/輸出接口置為高電平。

優(yōu)選的，該串口模擬方法，其中，預(yù)設(shè)的所述觸發(fā)條件為經(jīng)過預(yù)設(shè)個數(shù)的系統(tǒng)時鐘節(jié)拍。

優(yōu)選的，該串口模擬方法，其中，所述預(yù)設(shè)個數(shù)為7488。

優(yōu)選的，該串口模擬方法，其中，所述微處理器每隔預(yù)設(shè)時段產(chǎn)生一個中斷信號；

則預(yù)設(shè)的所述觸發(fā)條件為獲取所述中斷信號。

優(yōu)選的，該串口模擬方法，其中，所述預(yù)設(shè)時段為104微秒。

一種計算機設(shè)備，包括一微處理器；其中，采用所述微處理器實現(xiàn)上述的串口模擬方法。