[發(fā)明專利]一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng)有效
| 申請(qǐng)?zhí)枺?/td> | 201710575700.7 | 申請(qǐng)日: | 2017-07-14 |
| 公開(公告)號(hào): | CN107219392B | 公開(公告)日: | 2023-06-20 |
| 發(fā)明(設(shè)計(jì))人: | 王純配;翟榮安;劉明;顧倉;王毓;谷森;劉晶晶;王飛;于振中;李文興 | 申請(qǐng)(專利權(quán))人: | 哈工大機(jī)器人(合肥)國(guó)際創(chuàng)新研究院 |
| 主分類號(hào): | G01R19/25 | 分類號(hào): | G01R19/25 |
| 代理公司: | 合肥市浩智運(yùn)專利代理事務(wù)所(普通合伙) 34124 | 代理人: | 丁瑞瑞 |
| 地址: | 236000 安徽省合肥市經(jīng)*** | 國(guó)省代碼: | 安徽;34 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 實(shí)時(shí) 電流 信號(hào) 數(shù)據(jù)處理系統(tǒng) | ||
1.一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng),其特征在于,包括分流電阻Rshunt、電流采集模塊、并行ADC、FPGA控制模塊,其中分流電阻Rshunt設(shè)置在電流采集模塊的兩輸入端之間,電流采集模塊通過并行ADC連接到FPGA控制模塊。
2.根據(jù)權(quán)利要求1所述的一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng),其特征在于,所述并行ADC為16位并行ADC。
3.根據(jù)權(quán)利要求1所述的一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng),其特征在于,所述電流采集模塊包括第一運(yùn)算放大器、第二運(yùn)算放大器、電阻R1、R2,分流電阻Rshunt上下兩端分別接入第一運(yùn)算放大器的Vp和Vn端,電阻R1第一端接第二運(yùn)算放大器的輸出端,第二端接電阻R2的第一端,且電阻R1的第二端同時(shí)接入第二運(yùn)算放大器的V-端,電阻R2的第二端接地,第一運(yùn)算放大器的輸出端接第二運(yùn)算放大器U2的V+端,第二運(yùn)算放大器的輸出端接入并行ADC的Vin端,并行ADC的數(shù)據(jù)端接入FPGA控制模塊。
4.根據(jù)權(quán)利要求3所述的一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng),其特征在于,第一運(yùn)算放大器的增益選用固定增益G=20。
5.根據(jù)權(quán)利要求3所述的一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng),其特征在于,所述電流采集模塊包括還電容C1、C2、C3、C4,電容C1、C2是第一運(yùn)算放大器的旁路電容,電容C3、C4是第二運(yùn)算放大器的旁路電容,電容C1、C2上端接VCC,下端接地,電容C3、C4上端接-VEE,下端接地。
6.根據(jù)權(quán)利要求3所述的一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng),其特征在于,第二運(yùn)算放大器的增益放大倍數(shù)為G=1+R1/R2。
7.根據(jù)權(quán)利要求3所述的一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng),其特征在于,最大分流電阻Rshunt值的選擇按照公式:(第一運(yùn)算放大器的最大滿幅輸出/第一運(yùn)算放大器的增益)/最大負(fù)載電流。
8.根據(jù)權(quán)利要求3所述的一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng),其特征在于,該數(shù)據(jù)處理系統(tǒng)的數(shù)據(jù)處理過程如下:待檢測(cè)電流信號(hào)流過分流電阻Rshunt,分流電阻Rshunt兩端產(chǎn)生微弱的壓降,第一運(yùn)算放大器放大該微弱的壓降,第一運(yùn)算放大器輸出端輸出的電流信號(hào)Vout1仍然很小,第二運(yùn)算放大器對(duì)第一運(yùn)算放大器輸出端輸出的電流信號(hào)Vout1進(jìn)行二次放大,二次放大后的第二運(yùn)算放大器的輸出端輸出的電流信號(hào)Vout2被并行ADC采集,并行ADC將采集到的二進(jìn)制數(shù)據(jù)直接用并行的方式送入FPGA控制模塊中,F(xiàn)PGA控制模塊對(duì)并行數(shù)據(jù)進(jìn)行處理。
9.根據(jù)權(quán)利要求8所述的一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng),其特征在于,第二運(yùn)算放大器放大的倍數(shù)根據(jù)第一運(yùn)算放大器輸出端輸出的電流信號(hào)的大小以及并行ADC的滿量程確定,使放大以后的信號(hào)盡量接近并行ADC的滿量程。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于哈工大機(jī)器人(合肥)國(guó)際創(chuàng)新研究院,未經(jīng)哈工大機(jī)器人(合肥)國(guó)際創(chuàng)新研究院許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710575700.7/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 實(shí)時(shí)解碼系統(tǒng)與實(shí)時(shí)解碼方法
- 實(shí)時(shí)穩(wěn)定
- 實(shí)時(shí)監(jiān)控裝置、實(shí)時(shí)監(jiān)控系統(tǒng)以及實(shí)時(shí)監(jiān)控方法
- 實(shí)時(shí)或準(zhǔn)實(shí)時(shí)流傳輸
- 實(shí)時(shí)或準(zhǔn)實(shí)時(shí)流傳輸
- 實(shí)時(shí)通信方法和實(shí)時(shí)通信系統(tǒng)
- 實(shí)時(shí)更新
- 實(shí)時(shí)內(nèi)核
- 用于通信網(wǎng)絡(luò)的網(wǎng)絡(luò)設(shè)備及相關(guān)方法
- 實(shí)時(shí)量化方法及實(shí)時(shí)量化系統(tǒng)
- 信號(hào)調(diào)制方法、信號(hào)調(diào)制裝置、信號(hào)解調(diào)方法和信號(hào)解調(diào)裝置
- 亮度信號(hào)/色信號(hào)分離裝置和亮度信號(hào)/色信號(hào)分離方法
- 信號(hào)調(diào)制方法、信號(hào)調(diào)制裝置、信號(hào)解調(diào)方法和信號(hào)解調(diào)裝置
- 信號(hào)調(diào)制方法、信號(hào)調(diào)制裝置、信號(hào)解調(diào)方法和信號(hào)解調(diào)裝置
- 雙耳信號(hào)的信號(hào)生成
- 雙耳信號(hào)的信號(hào)生成
- 信號(hào)處理裝置、信號(hào)處理方法、信號(hào)處理程序
- USBTYPEC信號(hào)轉(zhuǎn)HDMI信號(hào)的信號(hào)轉(zhuǎn)換線
- 信號(hào)盒(信號(hào)轉(zhuǎn)換)
- 信號(hào)調(diào)制方法、信號(hào)調(diào)制裝置、信號(hào)解調(diào)方法和信號(hào)解調(diào)裝置
- 在數(shù)據(jù)處理系統(tǒng)中基于所需電池壽命的計(jì)算機(jī)電源管理
- 在網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)中安裝軟件的方法和系統(tǒng)
- 遠(yuǎn)程數(shù)據(jù)處理系統(tǒng)的配置
- 多個(gè)子據(jù)處理系統(tǒng)之間在線切換的方法
- 跨境多幣種數(shù)據(jù)處理系統(tǒng)和方法
- 用于批量和實(shí)時(shí)數(shù)據(jù)處理的設(shè)備、系統(tǒng)和方法
- 動(dòng)態(tài)地調(diào)整品牌和平臺(tái)界面元素
- 基于銀行卡交易的數(shù)據(jù)處理方法以及數(shù)據(jù)處理系統(tǒng)
- 數(shù)據(jù)處理方法、裝置和設(shè)備
- 用于批量和實(shí)時(shí)數(shù)據(jù)處理的設(shè)備、系統(tǒng)和方法





