[發明專利]一種基于FPGA和DAC的寬帶線性調頻信號實時產生方法

有效

• 申請號: 201710572132.5
• 申請日: 2017-07-13
• 公開（公告）號: CN107479035B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: 賈建超;李彬;孫嘉;郭語;張愛軍;李拴勞
• 申請（專利權）人: 西安空間無線電技術研究所
• 主分類號: G01S7/282
• 分類號: G01S7/282
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 張輝

技術領域

本發明涉及一種基于FPGA和DAC的寬帶線性調頻信號實時產生方法，屬于雷達寬帶線性調頻信號產生領域。

背景技術

寬帶線性調頻信號廣泛應用于遙感衛星信號處理類單機中，在對地探測雷達、星載SAR、散射計等遙感載荷中，寬帶線性調頻信號的性能是一項非常重要的指標。寬帶線性調頻信號比窄帶線性調頻信號有顯著的優勢。寬帶線性調頻信號增加了系統的信息容量，提供更多的關于目標頻域信息，為目標識別提供更多的依據，降低多徑效應影響，同時，寬帶線性調頻信號能增強雷達的抗干擾能力，有效地從雜波中檢測出目標。雷達探測距離遠近與信號的功率相關，探測距離越遠需要的信號功率越大。受發射機和饋電系統功率的限制，寬帶線性調頻信號是增大雷達信號的功率一個很好的選擇。速度分辨率取決于對目標的總的觀測時間，角度分辨率取決于天線孔徑和對目標的觀測時間。寬帶線性調頻信號也是提高速度分辨率的一個有效方法。

采用DDS技術產生寬帶線性調頻信號己成為高分辨雷達系統中較為普遍的方法。DDS信號產生技術具有眾多優點：極高的頻率穩定度、超高速的頻率轉換時間(可達ns)、相位噪聲低、信號形式靈活多樣、集成度高。同時，它也存在著信號的帶寬和信號頻率上限受到器件采樣頻率的限制(常用DDS芯片AD9858，最高輸出的頻率為400MHz)。

隨著高速DAC芯片的廣泛引用，采用FPGA控制高速DAC芯片產生寬帶線性調頻信號也得到應用，常規方法是從FPGA內部或外部的存儲器中讀取寬帶線性調頻信號的波形文件實時輸出，控制DAC產生寬帶線性調頻信號。該方法存在內部存儲器資源受限、外部存儲器硬件設計復雜、FPGA時序風險較大等問題。

發明內容

本發明的技術解決問題：克服現有技術的不足，提供一種基于FPGA和DAC的寬帶線性調頻信號實時產生方法，一方面信號的帶寬和信號頻率上限不受器件采樣頻率的限制，另一方面突破了傳統方法FPGA內部存儲器資源受限的瓶頸，不需要外部存儲器，降低了FPGA程序設計的時序風險，提高了設計的可靠性。

本發明的技術解決方案是：一種基于FPGA和DAC的寬帶線性調頻信號實時產生方法，步驟如下：

(1)確定需要的寬帶線性調頻信號參數，所述寬帶線性調頻信號參數包括中心頻率、時寬、帶寬、占空比；

(2)結合寬帶線性調頻信號參數確定DAC芯片的處理時鐘速率；

(3)根據DAC芯片的處理時鐘速率以及FPGA芯片的處理能力確定FPGA實時并行處理寬帶線性調頻信號的路數以及時鐘速率；根據寬帶線性調頻信號的精度要求確定FPGA實時計算的角度量化位數；

(4)通過FPGA加法器計算每路寬帶線性調頻信號的實時角度；

(5)求取每路寬帶線性調頻信號實時角度的余弦值；

(6)確定DAC芯片的MUX配比值，通過FPGA控制DAC芯片實時輸出寬帶線性調頻信號。

所述步驟(2)中，DAC芯片的處理時鐘速率的確定方法如下：

DAC芯片的處理時鐘速率f_DAC滿足n取能夠滿足f_DAC≥2(f_H-f_L)的最大整數值，f₀表示寬帶線性調頻信號的中心頻率，f_H表示寬帶線性調頻信號的最高頻率，f_L表示寬帶線性調頻信號的最低頻率，f_DMAX表示DAC芯片標稱的最高工作頻率。

所述步驟(3)中，FPGA實時并行處理寬帶線性調頻信號的路數以及時鐘速率的確定方法如下：

FPGA實時并行處理寬帶線性調頻信號的時鐘速率FPGA與DAC的接口數據速率其中MUX為DAC芯片的MUX值，MUX的選取需同時滿足以及其中f_max和f_{max_int}分別表示FPGA芯片的最高工作速率和最高接口速率，k₁表示FPGA芯片最高工作速率的降額因子，k₂表示FPGA芯片最高接口速率的降額因子；

FPGA實時并行處理寬帶線性調頻信號的路數N＝2×MUX。

所述步驟(4)中，計算FPGA處理的每路寬帶線性調頻信號實時角度的方法如下：

(4.1)利用如下標準線性調頻信號表達式計算FPGA處理的第i路寬帶線性調頻信號實時角度的初值Θ(i-1)：

Θ(i-1)＝θ((i-1)T)×2^p/2π1≤i≤N