[發(fā)明專利]并行控制方法及電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201710571070.6
• 申請(qǐng)日: 2017-07-13
• 公開（公告）號(hào): CN109254795B
• 公開（公告）日: 2021-01-26
• 發(fā)明（設(shè)計(jì)）人: 張爽爽;高翔
• 申請(qǐng)（專利權(quán)）人: 龍芯中科技術(shù)股份有限公司
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38;G06F13/40;G06F15/167;G06F15/78;G06F15/80
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 張子青;劉芳

1.一種并行控制方法，其特征在于，所述并行控制方法應(yīng)用于電子設(shè)備中，所述電子設(shè)備包括存儲(chǔ)器、至少兩個(gè)環(huán)狀互聯(lián)的處理器、和至少一個(gè)橋片；其中，所述至少兩個(gè)環(huán)狀互聯(lián)的處理器中包括至少一個(gè)連接有橋片的一級(jí)處理器；所述存儲(chǔ)器包括若干存儲(chǔ)分區(qū)，每個(gè)存儲(chǔ)分區(qū)分別連接一個(gè)處理器，每個(gè)存儲(chǔ)分區(qū)分別運(yùn)行有一操作系統(tǒng)；

所述并行控制方法，包括：

所述一級(jí)處理器向第一操作系統(tǒng)發(fā)送數(shù)據(jù)包，所述第一操作系統(tǒng)為運(yùn)行在與所述一級(jí)處理器連接的存儲(chǔ)分區(qū)上的操作系統(tǒng)；

所述第一操作系統(tǒng)根據(jù)所述數(shù)據(jù)包確定目標(biāo)操作系統(tǒng)；

若所述目標(biāo)操作系統(tǒng)是所述第一操作系統(tǒng)，則所述第一操作系統(tǒng)向所述一級(jí)處理器發(fā)送執(zhí)行指令；所述一級(jí)處理器處理所述數(shù)據(jù)包并將處理結(jié)果存儲(chǔ)在所述一級(jí)處理器連接的存儲(chǔ)分區(qū)中；

若所述目標(biāo)操作系統(tǒng)不是所述第一操作系統(tǒng)，則所述第一操作系統(tǒng)向所述一級(jí)處理器發(fā)送轉(zhuǎn)發(fā)指令；所述一級(jí)處理器向目標(biāo)處理器轉(zhuǎn)發(fā)所述數(shù)據(jù)包，所述目標(biāo)處理器為所述目標(biāo)操作系統(tǒng)所在的存儲(chǔ)分區(qū)所連接的處理器；所述目標(biāo)處理器處理所述數(shù)據(jù)包并將處理結(jié)果存儲(chǔ)在所述目標(biāo)操作系統(tǒng)所在的存儲(chǔ)分區(qū)中。

2.根據(jù)權(quán)利要求1所述的并行控制方法，其特征在于，所述一級(jí)處理器向第一操作系統(tǒng)發(fā)送數(shù)據(jù)包之前，還包括：

所述一級(jí)處理器通過連接的橋片接收所述數(shù)據(jù)包。

3.根據(jù)權(quán)利要求1所述的并行控制方法，其特征在于，所述第一操作系統(tǒng)根據(jù)所述數(shù)據(jù)包確定目標(biāo)操作系統(tǒng)包括：

所述第一操作系統(tǒng)根據(jù)所述數(shù)據(jù)包中的標(biāo)識(shí)位確定所述目標(biāo)操作系統(tǒng)。

4.根據(jù)權(quán)利要求1所述的并行控制方法，其特征在于，所述一級(jí)處理器向目標(biāo)處理器轉(zhuǎn)發(fā)所述數(shù)據(jù)包，包括：

所述一級(jí)處理器向自身連接的下一級(jí)處理器轉(zhuǎn)發(fā)所述數(shù)據(jù)包和目標(biāo)處理器標(biāo)識(shí)，所述一級(jí)處理器連接的下一級(jí)處理器向自身連接的下一級(jí)處理器轉(zhuǎn)發(fā)所述數(shù)據(jù)包和目標(biāo)處理器標(biāo)識(shí)，直至所述數(shù)據(jù)包發(fā)送至所述目標(biāo)處理器。

5.根據(jù)權(quán)利要求1所述的并行控制方法，其特征在于，所述一級(jí)處理器向第一操作系統(tǒng)發(fā)送數(shù)據(jù)包之前，還包括：

根據(jù)操作系統(tǒng)的數(shù)量，對(duì)所述存儲(chǔ)器進(jìn)行分區(qū)。

6.一種電子設(shè)備，其特征在于，包括：

存儲(chǔ)器、至少兩個(gè)環(huán)狀互聯(lián)的處理器、至少一個(gè)橋片和操作系統(tǒng)；其中，所述至少兩個(gè)環(huán)狀互聯(lián)的處理器中包括至少一個(gè)連接有橋片的一級(jí)處理器；所述存儲(chǔ)器包括若干存儲(chǔ)分區(qū)，每個(gè)存儲(chǔ)分區(qū)分別連接一個(gè)處理器，每個(gè)存儲(chǔ)分區(qū)分別運(yùn)行有一操作系統(tǒng)，其中，所述操作系統(tǒng)中包括運(yùn)行在與所述一級(jí)處理器連接的存儲(chǔ)分區(qū)上的第一操作系統(tǒng)；

所述第一操作系統(tǒng)用于根據(jù)接收的所述一級(jí)處理器發(fā)送的數(shù)據(jù)包確定目標(biāo)操作系統(tǒng)；在確定所述目標(biāo)操作系統(tǒng)是所述第一操作系統(tǒng)時(shí)，向所述一級(jí)處理器發(fā)送執(zhí)行指令，在確定所述目標(biāo)操作系統(tǒng)不是所述第一操作系統(tǒng)時(shí)，向所述一級(jí)處理器發(fā)送轉(zhuǎn)發(fā)指令；

所述一級(jí)處理器用于向所述第一操作系統(tǒng)發(fā)送數(shù)據(jù)包；在接收所述第一操作系統(tǒng)發(fā)送的所述執(zhí)行指令之后，處理所述數(shù)據(jù)包并將處理結(jié)果存儲(chǔ)在所述一級(jí)處理器連接的存儲(chǔ)分區(qū)中；在接收所述第一操作系統(tǒng)發(fā)送的轉(zhuǎn)發(fā)指令后，向目標(biāo)處理器轉(zhuǎn)發(fā)所述數(shù)據(jù)包，所述目標(biāo)處理器為所述目標(biāo)操作系統(tǒng)所在的存儲(chǔ)分區(qū)所連接的處理器；其中，當(dāng)所述目標(biāo)操作系統(tǒng)不是所述第一操作系統(tǒng)時(shí)，所述目標(biāo)處理器處理所述數(shù)據(jù)包并將處理結(jié)果存儲(chǔ)在所述目標(biāo)操作系統(tǒng)所在的存儲(chǔ)分區(qū)中。

7.根據(jù)權(quán)利要求6所述的電子設(shè)備，其特征在于，所述一級(jí)處理器在向所述第一操作系統(tǒng)發(fā)送數(shù)據(jù)包之前，還通過連接的橋片接收所述數(shù)據(jù)包。

8.根據(jù)權(quán)利要求6所述的電子設(shè)備，其特征在于，所述第一操作系統(tǒng)用于根據(jù)所述數(shù)據(jù)包中的標(biāo)識(shí)位確定所述目標(biāo)操作系統(tǒng)。

9.根據(jù)權(quán)利要求6所述的電子設(shè)備，其特征在于，所述一級(jí)處理器具體用于：

所述一級(jí)處理器向自身連接的下一級(jí)處理器轉(zhuǎn)發(fā)所述數(shù)據(jù)包和目標(biāo)處理器標(biāo)識(shí)，所述一級(jí)處理器連接的下一級(jí)處理器向自身連接的下一級(jí)處理器轉(zhuǎn)發(fā)所述數(shù)據(jù)包和目標(biāo)處理器標(biāo)識(shí)，直至所述數(shù)據(jù)包發(fā)送至所述目標(biāo)處理器。

10.根據(jù)權(quán)利要求6所述的電子設(shè)備，其特征在于，還包括：分區(qū)模塊；所述分區(qū)模塊用于在一級(jí)處理器向第一操作系統(tǒng)發(fā)送數(shù)據(jù)包之前，根據(jù)操作系統(tǒng)的數(shù)量，對(duì)所述存儲(chǔ)器進(jìn)行分區(qū)。