[發明專利]一種基于FPGAIdelay高精度脈沖激光測距方法

在審

• 申請號: 201710565781.2
• 申請日: 2017-07-12
• 公開（公告）號: CN107247272A
• 公開（公告）日: 2017-10-13
• 發明（設計）人: 楊悅豐;謝紹禹;呂華;賈曉東
• 申請（專利權）人: 天津津航技術物理研究所
• 主分類號: G01S17/08
• 分類號: G01S17/08
• 代理公司: 中國兵器工業集團公司專利中心11011
• 代理人: 劉二格

1.一種基于FPGAIdelay高精度脈沖激光測距系統，其特征在于，包括激光發射模塊、激光接收模塊和數據處理模塊。激光發射模塊用于發射測距激光，激光接收模塊接收反射激光，數據處理模塊包括XilinxFPGA，測距激光作為主波信號依次傳輸給FPGA的n個主波管腿，反射激光作為回波信號依次傳輸給FPGA的n個回波管腿，同時利用FPGA的高速時鐘對主波信號和回波信號進行粗計數，計數結果記為N，并在高速時鐘的每一個上升沿分別對n個主波管腿和n個回波管腿進行采樣，如果檢測到有大于等于一個管腿為高電平，則對采樣結果進行鎖存；最后，對主波信號的采樣結果進行時間反演t1，對回波信號的采樣結果進行時間反演t2，N*2+t1+t2再乘以光速的一半即得到測距結果。

2.如權利要求1所述的基于FPGAIdelay高精度脈沖激光測距系統，其特征在于，所述FPGA有31個主波管腿和31個回波管腿。

3.如權利要求2所述的基于FPGAIdelay高精度脈沖激光測距系統，其特征在于，所述主波信號依次傳輸給相鄰的2個主波管腿之間的時間間隔為65皮秒，回波信號依次傳輸給相鄰的2個回波管腿之間的時間間隔為65皮秒。

4.如權利要求3所述的基于FPGAIdelay高精度脈沖激光測距系統，其特征在于，所述高速時鐘采用的500M高速時鐘。

5.一種基于FPGAIdelay高精度脈沖激光測距方法，其特征在于，包括以下步驟：

步驟1：測距激光作為主波信號依次進入FPGA的主波管腿1-主波管腿31；

步驟2：反射激光作為回波信號依次進入FPGA的回波管腿1-回波管腿31；

步驟3：利用高速時鐘對進入主波管腿1的主波信號和進入回波管腿1的回波信號分別進行粗計數，計數結果記為N；

步驟4：在FPGA中，在高速時鐘的每一個上升沿對主波信號的31個主波管腿進行采樣，如果檢測到有大于等于一個管腿為高電平，則對主波采樣結果進行鎖存；

步驟5：在FPGA中，在高速時鐘的每一個上升沿對回波信號的31個回波管腿進行采樣，如果檢測到有大于等于一個管腿為高電平，則對計數結果N和回波采樣結果進行鎖存；

步驟6：對主波的采樣結果進行時間反演t1，對回波的采樣結果進行時間反演t2；

步驟7：N*2+t1+t2得到測時結果T，T乘以光速的一半得到測距結果。

6.如權利要求5所述的基于FPGAIdelay高精度脈沖激光測距系統，其特征在于，步驟1中，所述主波管腿1-主波管腿31共31個管腿依次緊鄰，保證主波信號依次進入這31個管腿，即主波信號先進入主波管腿1，再進入主波管腿2，......，最后進入主波管腿31。

7.如權利要求6所述的基于FPGAIdelay高精度脈沖激光測距系統，其特征在于，步驟1中，利用XilinxFPGA的ChipSync技術，調用FPGA內部可編程IDELAY資源，對主波管腿分別采用Idelay進行不同延時設置，主波管腿1-主波管腿31延遲分別對應為0-30節拍，即主波管腿1延遲為0節拍，主波管腿2延遲為1節拍，波管腿3延遲為2節拍，......，主波管腿31延遲為30節拍，每個節拍延時為65皮秒。

8.如權利要求7所述的基于FPGAIdelay高精度脈沖激光測距系統，其特征在于，步驟2中，所述回波管腿1-回波管腿31共31個管腿依次緊鄰，保證回波信號依次進入這31個管腿，即回波信號先進入回波管腿1，再進入回波管腿2，......，最后進入回波管腿31。

9.如權利要求8所述的基于FPGAIdelay高精度脈沖激光測距系統，其特征在于，步驟2中，對回波管腿分別采用Idelay進行不同延時設置，回波管腿1-回波管腿31延遲分別對應為0-30節拍，即回波管腿1延遲為0節拍，回波管腿2延遲為1節拍，回波管腿3延遲為2節拍，......，回波管腿31延遲為30節拍，每個節拍延時為65皮秒。

10.如權利要求5所述的基于FPGAIdelay高精度脈沖激光測距系統，其特征在于，步驟3中，高速時鐘采用的是500M高速時鐘，每一個計數值為2納秒。