[發(fā)明專利]瞬態(tài)電壓抑制器及其制作方法

有效

• 申請?zhí)枺?/td>: 201710564682.2
• 申請日: 2017-07-12
• 公開（公告）號: CN107342283B
• 公開（公告）日: 2019-08-06
• 發(fā)明（設計）人: 車成凱
• 申請（專利權）人: 墻煌新材料股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/866;H01L21/329
• 代理公司: 紹興市寅越專利代理事務所(普通合伙) 33285
• 代理人: 胡國平

1.一種瞬態(tài)電壓抑制器的制作方法，其特征在于：所述瞬態(tài)電壓抑制器包括P型襯底、形成于所述P型襯底上的P型外延層、形成于所述P型外延層中的P型隔離阱、形成于所述P型外延層表面的N型摻雜區(qū)域、及形成于所述N型摻雜區(qū)域表面的第一P型摻雜區(qū)域及第二P型摻雜區(qū)域，其中所述第一P型摻雜區(qū)域與所述第二P型摻雜區(qū)域位于所述N型摻雜區(qū)域的兩端，所述第一P型摻雜區(qū)域與所述N型摻雜區(qū)域形成第一齊納二極管，所述第二P型摻雜區(qū)域與所述N型摻雜區(qū)域形成第二齊納二極管，所述第一齊納二極管與所述第二齊納二極管共用所述N型摻雜區(qū)域使得所述第一齊納二極管與所述第二齊納二極管負極對接，進而所述瞬態(tài)電壓抑制器具有雙路雙向保護功能，所述P型隔離阱與所述N型摻雜區(qū)域間隔設置，所述P型隔離阱貫穿所述P型外延層并延伸至所述P型襯底與所述P型襯底接觸，所述瞬態(tài)電壓抑制器還包括形成于所述P型外延層及所述N型摻雜區(qū)域上的層間介質，所述層間介質上形成有貫穿的第一開口與第二開口，所述第一開口正對所述第一P型摻雜區(qū)域，所述第二開口正對所述第二P型摻雜區(qū)域，所述層間介質上形成有貫穿的第三開口，所述第三開口正對所述P型隔離阱，所述瞬態(tài)電壓抑制器還包括形成于所述層間介質上的第一電極與第二電極，所述第一電極與所述第二電極為所述瞬態(tài)電壓抑制器的用于與外部器件電連接的外接電極，所述第一電極分別通過所述第一開口及所述第三開口與所述第一P型摻雜區(qū)域及所述P型隔離阱電連接，所述第二電極通過所述第二開口與所述第二P型摻雜區(qū)域電連接；

其瞬態(tài)電壓抑制器的制作方法，包括如下步驟：

提供P型襯底，在所述P型襯底制作P型外延層，在所述P型外延層表面形成隔離層；

利用第一光刻膠作為掩膜，采用干法/濕法刻蝕所述隔離層形成第一注入窗口，去除所述第一光刻膠；

通過所述第一注入窗口進行P型離子注入形成P型隔離阱；

利用第二光刻膠作為掩膜，采用干法/濕法刻蝕所述隔離層形成第二注入窗口，去除所述第二光刻膠，通過所述第二注入窗口在所述P型外延層表面進行N型離子注入形成N型摻雜區(qū)域；

濕法刻蝕去除所述隔離層，在所述P型隔離阱、所述P型外延層及所述N型摻雜區(qū)域表面形成層間介質；及

利用第三光刻膠作為掩膜，干法刻蝕所述層間介質形成第一開口、第二開口，其中所述第一開口所述第二開口均對應所述N型摻雜區(qū)域，通過所述第一開口及所述第二開口對所述N型摻雜區(qū)域進行P型離子注入形成第一P型摻雜區(qū)域及第二P型摻雜區(qū)域；

其中所述第一P型摻雜區(qū)域與所述第二P型摻雜區(qū)域位于所述N型摻雜區(qū)域的兩端，所述第一P型摻雜區(qū)域與所述N型摻雜區(qū)域形成第一齊納二極管，所述第二P型摻雜區(qū)域與所述N型摻雜區(qū)域形成第二齊納二極管，所述第一齊納二極管與所述第二齊納二極管共用所述N型摻雜區(qū)域使得所述第一齊納二極管與所述第二齊納二極管負極對接，進而所述瞬態(tài)電壓抑制器具有雙路雙向保護功能。

2.如權利要求1所述的瞬態(tài)電壓抑制器的制作方法，其特征在于：所述隔離層的材料為二氧化硅，且隔離層通過對所述P型外延層的表面進行熱氧化而形成。

3.如權利要求1所述的瞬態(tài)電壓抑制器的制作方法，其特征在于：所述P型隔離阱貫穿所述P型外延層并延伸至所述P型襯底中與所述P型襯底接觸。

4.如權利要求1所述的瞬態(tài)電壓抑制器的制作方法，其特征在于：所述利用第三光刻膠作為掩膜，干法刻蝕所述層間介質形成第一開口、第二開口的步驟中，干法刻蝕所述層間介質還形成第三開口，所述第三開口對應所述P型隔離阱。

5.如權利要求4所述的瞬態(tài)電壓抑制器的制作方法，其特征在于：所述制作方法還包括以下步驟：

在所述層間介質上形成金屬層，使用第四光刻膠作為掩膜，干法刻蝕所述金屬層形成第一電極及第二電極，所述第一電極與所述第二電極為所述瞬態(tài)電壓抑制器的用于與外部器件電連接的外接電極，所述第一電極分別通過所述第一開口及所述第三開口與所述第一P型摻雜區(qū)域及所述P型隔離阱電連接，所述第二電極通過所述第二開口與所述第二P型摻雜區(qū)域電連接，去除所述第四光刻膠。