[發明專利]基于對合并式MEMS加速計傳感器斬波的降噪方法及電子電路

有效

• 申請號: 201710561498.2
• 申請日: 2013-04-08
• 公開（公告）號: CN107508601B
• 公開（公告）日: 2021-12-28
• 發明（設計）人: 喬納森·亞當·克萊克斯;約恩·奧普里斯;賈斯廷·森
• 申請（專利權）人: 上海矽?？萍脊煞萦邢薰?/a>
• 主分類號: H03M3/04
• 分類號: H03M3/04
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

1.一種電子電路，包括：電容-電壓轉換電路，被配置為電連接到微機電系統(MEMS)傳感器電路，所述電容-電壓轉換電路包括：差分斬波電路通路，被配置為接收差分MEMS傳感器輸出信號并對所述差分斬波電路通路的極性進行反轉；以及差分sigma-delta模數轉換器(ADC)電路，被配置為對所述差分MEMS傳感器輸出信號進行采樣并提供表示所述MEMS傳感器電路中電容變化的數字信號；

該電子電路進一步包括所述MEMS傳感器電路，所述MEMS傳感器電路為兩軸加速計，其中，所述MEMS傳感器電路被配置為響應于第一方向上的線性加速度而改變第一電容值，響應于第二方向上的線性加速度而改變第二電容值；

其中，電子電路包括第一電容-電壓轉換電路和第二電容-電壓轉換電路，其中，所述第一電容-電壓轉換電路產生表示所述第一電容變化的第一數字信息，所述第二電容-電壓轉換電路產生表示所述第二電容變化的第二數字信息；

該電子電路進一步包括斬波時鐘電路，所述斬波時鐘電路被配置為向所述差分斬波電路通路提供偽隨機時鐘信號；

電路根據斬波時鐘電路提供的斬波時鐘信號CK_A和CK_B來工作，當斬波開關矩陣電路由斬波時鐘相位CK_A提供時鐘，則電路輸入端的差分信號被傳遞，當所述斬波開關矩陣電路由斬波時鐘相位CK_B提供時鐘，則電路輸入端的差分信號反轉；

所述偽隨機時鐘信號包括由低到高的隨機轉換，在CK_B關斷時僅有CK_A接通。

2.根據權利要求1所述的電子電路，其中，所述差分sigma-delta ADC 電路包括比較器電路；以及所述電子電路進一步包括偽隨機噪聲發生電路，所述偽隨機噪聲發生電路電連接到所述比較器電路且被配置為將抖動噪聲加至所述比較器電路的輸入端。

3.根據權利要求1所述的電子電路，其中，所述差分sigma-delta ADC電路包括運算放大器(opamp)電路；以及所述電子電路進一步包括：

第一斬波開關矩陣電路，被配置為在所述opamp電路的輸入端對所述差分斬波電路通路的極性進行反轉；以及第二斬波開關矩陣電路，被配置為在所述opamp電路的輸出端對所述差分斬波電路通路的極性進行反轉。

4.根據權利要求3所述的電子電路，該電子電路進一步包括：第三斬波開關矩陣電路，被配置為轉換所述差分sigma-delta ADC電路中差分反饋電路通路的極性，以及其中，所述差分反饋電路通路從所述第二斬波開關矩陣電路的輸出端延伸到所述第三斬波開關矩陣電路的輸入端。

5.根據權利要求3所述的電子電路，該電子電路進一步包括差分反饋電路通路，所述差分反饋電路通路從所述第二斬波開關矩陣電路的輸出端延伸到所述第一斬波開關矩陣電路的輸入端。

6.根據權利要求3所述的電子電路，該電子電路進一步包括：相位時鐘電路，被配置為產生第一運算時鐘相位和第二運算時鐘相位，其中，在所述第一運算時鐘相位期間，所述第一斬波開關矩陣電路被配置為將所述MEMS傳感器電路與所述差分sigma-delta ADC電路電隔離；以及其中，在所述第二運算時鐘相位期間，所述第一斬波開關矩陣電路和所述第二斬波開關矩陣電路被配置為將所述差分斬波電路通路的極性進行反轉。

7.根據權利要求6所述的電子電路，該電子電路進一步包括：電連接于所述MEMS傳感器電路的驅動電路，其中，所述驅動電路被配置為將方波激勵信號加至所述MEMS傳感器電路的驅動輸入端；以及其中，所述第一運算時鐘相位和所述第二運算時鐘相位具有與所述方波激勵信號相同的頻率和占空比。