[發明專利]基于鈷的互連及其制造方法

有效

• 申請號: 201710556412.7
• 申請日: 2013-12-16
• 公開（公告）號: CN107452711B
• 公開（公告）日: 2022-08-30
• 發明（設計）人: C·J·杰澤斯基;J·S·克拉克;T·K·因杜庫里;F·格瑟特萊恩;D·J·謝拉斯
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/532;H01L21/768;H01L23/485
• 代理公司: 北京世峰知識產權代理有限公司 11713
• 代理人: 卓霖;許向彤

本發明描述了包括鈷的金屬互連和形成包括鈷的金屬互連的方法。在實施例中，包括鈷的金屬互連包括設置在襯底上的電介質層、形成在所述電介質層中以使所述襯底被露出的開口。實施例還包括設置在所述襯底之上的晶種層、以及形成在所述開口內和所述晶種層的表面上的包括鈷的填充材料。

本申請為分案申請，其原申請的申請日是2013年12月16日，申請號 為201380062154.7，發明名稱為“基于鈷的互連及其制造方法”。

技術領域

本發明的實施例總體上涉及金屬互連結構及其制造方法。更具體地， 本發明的實施例涉及基于鈷的互連結構及其制造方法。

背景技術

集成電路(IC)器件通常包括形成在半導體襯底內或上的電路元件， 例如晶體管、電容器和電阻器。互連結構用于將分立的電路元件電耦合或 連接成功能電路。典型的金屬互連可以包括線路部分和通孔部分。

當前，互連結構是由銅制造的，并且可以包括阻擋層，例如鈦或鉭或 諸如氮化鉭或氮化鈦之類的氮化物材料、或它們的組合(例如，氮化鉭/鉭 (TNT))。利用銅互連結構的問題在于它們對可能導致空位形成和故障 的電遷移高度敏感。

鎢金屬化部已經成功用于制造前端接觸部，并且因此已被建議用于后 端金屬化部，用于進行互連的制造。利用鎢金屬化部的可取優點是其對有 害的電遷移效應高度耐受。然而，利用鎢金屬化部的缺點是其電阻率高于 銅。更具體地，鎢線路電阻比銅互連高4到6倍，并且通孔電阻可能高出 多達20％。這些高電阻嚴重降低了集成電路的性能并且因此是不期望的。

附圖說明

圖1A-1E是根據本發明的實施例的形成具有晶種層的鈷互連的方法的 截面側視圖圖示。

圖2是根據本發明的實施例的具有由具有晶種層的鈷互連形成的多個 金屬化層的集成電路的截面側視圖圖示。

圖3是示出根據本發明的實施例的形成具有晶種層的鈷互連的方法的 流程圖。

圖4A-4F是根據本發明的實施例的形成具有鈷插塞的鈷互連的方法的 截面側視圖圖示。

圖5A-5F是根據本發明的實施例的形成具有鈷插塞和晶種層的鈷互連 的方法的截面側視圖圖示。

圖6是示出根據本發明的實施例的形成具有鈷插塞的鈷互連的方法的 流程圖。

圖7描繪了根據本發明的實施例的包括基于鈷的金屬柵極電極的金屬 氧化物半導體場效應晶體管(MOS-FET)。

圖8示出了根據本發明的一種實施方式的計算設備。

具體實施方式

本發明的實施例涉及鈷互連和制造鈷互連的方法。應當注意，在各種 實施例中，參考附圖做出了描述。然而，可以在沒有這些具體細節中的一 個或多個的情況下或者在不與其它已知方法和構造組合的情況下實踐特定 實施例。在以下描述中，闡述了許多細節，例如具體構造、尺寸和工藝等， 以提供對本發明的實施例的深入理解。在一些實例中，并未以具體細節的 形式描述公知的半導體工藝和制造技術，以避免使本發明難以理解。在整個說明書中，對“一個實施例”、“實施例”等的引用表示結合實施例所描 述的特定特征、結構、構造或特性包括在本發明的至少一個實施例中。因 此，在整個說明書中的各處出現的短語“在一個實施例中”、“實施例”等 不一定指代本發明的同一個實施例。此外，特定特征、結構、構造或特性 可以采用任何適合的方式組合到一個或多個實施例中。

本文中使用的術語“在……之上”、“到……”、“在……之間”和 “在……上”可以指代一個層相對于其它層的相對位置。一個層在另一層 “之上”或“上”或者接合“到”另一層可以與另一層直接接觸或者可以 具有一個或多個中間層。層“之間的”一個層可以與層直接接觸或者可以 具有一個或多個中間層。