[發明專利]包括初級和二級電晶體的存儲單元

有效

• 申請號: 201710551426.X
• 申請日: 2013-02-15
• 公開（公告）號: CN107331416B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 尤尼亞托·維查亞;韓京宇;本杰明·S·路易
• 申請（專利權）人: 芝諾半導體有限公司
• 主分類號: G11C11/404
• 分類號: G11C11/404;G11C11/409;G11C11/417;H01L27/11524;H01L27/11529
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 何沖;黃隸凡

1.操作半導體存儲單元的方法，所述半導體存儲單元具有雙穩浮體電晶體和存取電晶體，所述雙穩浮體電晶體包括被配置為當所述半導體存儲單元處于第一狀態和第二狀態中的一個狀態時產生碰撞電離的回饋偏壓區，其中，所述回饋偏壓區還被配置為當所述半導體存儲單元處于所述第一狀態和所述第二狀態中的另一個狀態時不產生碰撞電離，上述方法包括：

施加電壓到所述存取電晶體以打開所述存取電晶體；和

通過啟動所述存取電晶體輔助選取所述半導體存儲單元的操作。

2.根據權利要求1所述的方法，其特征在于，上述操作是讀操作，該讀操作包括監測流經所述半導體存儲單元的電流以感測所述雙穩浮體電晶體的狀態，其中，施加于所述存取電晶體的電壓是施加于所述存取電晶體的位線終端，并且被傳遞到所述雙穩浮體電晶體的漏區。

3.根據權利要求1所述的方法，其特征在于，上述操作是寫邏輯-1的操作，其中，施加于所述存取電晶體的電壓是施加于所述存取電晶體的位線終端的正偏壓，并且所述存取電晶體傳遞上述正偏壓到所述雙穩浮體電晶體的漏區。

4.根據權利要求3所述的方法，其特征在于，還包括：通過碰撞電離機制進一步偏置所述雙穩浮體電晶體以最大化孔穴的產生。

5.根據權利要求3所述的方法，其特征在于，施加于所述存取電晶體的電壓被偏置以使得所述存取電晶體的源極區懸空，上述方法進一步包括通過電容耦合以提高所述雙穩浮體電晶體的浮體的電勢。

6.根據權利要求1所述的方法，其特征在于，上述操作是寫邏輯0的操作，其中，施加于所述存取電晶體的電壓是負偏壓，并且所述存取電晶體傳送上述負偏壓到所述雙穩浮體電晶體的漏區。

7.根據權利要求1所述的方法，其特征在于，上述操作是低電平有效的讀操作。

8.根據權利要求1所述的方法，其特征在于，上述操作是低電平有效的寫邏輯-1的操作。

9.根據權利要求1所述的方法，其特征在于，上述操作是讀操作，該讀操作包括監測流經所述半導體存儲單元的電流以感測所述雙穩浮體電晶體的狀態；并且，所施加用于打開所述存取電晶體的電壓是零電壓。

10.根據權利要求1所述的方法，其特征在于，上述操作是寫邏輯-1的操作，其中，施加于所述存取電晶體的電壓包括施加零電壓到所述存取電晶體的字線終端，并且所述寫邏輯-1操作通過帶到帶隧穿機制而執行。

11.根據權利要求1所述的方法，其特征在于，上述操作是寫邏輯-1的操作，其中，施加于所述存取電晶體的電壓包括施加零電壓到所述存取電晶體的字線終端，并且所述寫邏輯-1操作通過碰撞電離機制而執行。

12.根據權利要求1所述的方法，其特征在于，上述操作是寫邏輯-1的操作，其中，施加于所述存取電晶體的電壓是正電壓，該正電壓被偏置以引起存取電晶體的源極區懸空，上述方法進一步包括通過電容耦合提高所述雙穩浮體電晶體的浮體的電勢。

13.根據權利要求1所述的方法，其特征在于，上述操作是寫邏輯-0的操作，其中，施加于存取所述電晶體的電壓是正偏壓，該正偏壓被施加于所述存取電晶體的字線終端。

14.根據權利要求1所述的方法，其特征在于，上述操作是寫邏輯-0的操作，其中，施加于所述存取電晶體的字線終端的電壓是負偏壓，該負偏壓比施加于所述雙穩浮體電晶體的漏區的負偏壓更小。