[發明專利]納米線晶體管及其形成方法

在審

• 申請號: 201710550773.0
• 申請日: 2017-07-07
• 公開（公告）號: CN109216454A
• 公開（公告）日: 2019-01-15
• 發明（設計）人: 唐粕人
• 申請（專利權）人: 中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

本發明提供一種納米線晶體管及其形成方法，其中，所述形成方法包括：提供襯底；在所述襯底上形成組合結構，所述組合結構包括一個或多個層疊設置的組合層，所述組合層包括位于所述襯底上的犧牲層和位于所述犧牲層上的溝道層，所述溝道層和犧牲層的材料不相同；對所述組合結構側壁的犧牲層進行刻蝕，在所述組合結構側壁表面形成凹陷；在所述凹陷暴露出的犧牲層表面形成隔離層；形成所述隔離層之后，在所述組合結構兩側的襯底上形成源漏摻雜層，所述源漏摻雜層與所述犧牲層之間具有所述隔離層；形成源漏摻雜層之后，去除剩余的犧牲層；形成包圍所述溝道層的柵極結構。所形成的晶體管能夠降低寄生電容，改善晶體管性能。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種納米線晶體管及其形成方法。

背景技術

隨著半導體技術的發展，半導體器件的特征尺寸不多縮小。在器件尺寸進入深亞微米尺寸后，短溝道效應成為傳統平面晶體管持續小型化的障礙。這源于柵極控制能力的下降，同時漏極對體電勢的影響越來越大。

納米線晶體管(NWFET)有望解決這一問題。一方面，小的溝道厚度和寬度使納米線晶體管的柵極更靠近溝道的各個部分，有助于晶體管柵極能力的增強，而且納米線晶體管大多采用圍柵結構，柵極從各個方向對溝道進行調制，能夠進一步增強調制能力，改善閾值特性。因此，納米線晶體管能夠抑制短溝道效應，縮小晶體管尺寸。另一方面，納米線晶體管利用自身的細溝道和圍柵結構改善柵極調節能力和抑制短溝道效應，緩解了減薄柵介質層厚度的要求，能夠減小柵極漏電流。

然而，現有技術形成的納米線晶體管的柵極與源漏摻雜層之間的距離較小，導致柵極與源漏摻雜層之間的寄生電容較大，使納米線晶體管的性能較差。

發明內容

本發明解決的問題是提供一種納米線晶體管及其形成方法，能夠降低柵極與源漏摻雜層之間的寄生電容，改善納米線晶體管的性能。

為解決上述問題，本發明技術方案提供一種納米線晶體管的形成方法，包括：提供襯底；在所述襯底上形成組合結構，所述組合結構包括一個或多個層疊設置的組合層，所述組合層包括位于所述襯底上的犧牲層和位于所述犧牲層上的溝道層，所述溝道層和犧牲層的材料不相同；對所述組合結構側壁的犧牲層進行刻蝕，在所述組合結構側壁表面形成凹陷；在所述凹陷暴露出的犧牲層表面形成隔離層；形成所述隔離層之后，在所述組合結構兩側的襯底上形成源漏摻雜層，所述源漏摻雜層與所述犧牲層之間具有所述隔離層；形成源漏摻雜層之后，去除剩余的犧牲層；去除剩余的犧牲層之后，形成包圍所述溝道層的柵極結構。

可選的，形成柵極結構之前，在所述組合結構側壁和頂部表面形成偽柵極結構，所述偽柵極結構側壁表面具有側墻；形成所述組合結構、偽柵極結構和側墻的步驟包括：在所述襯底上形成初始組合結構，所述初始組合結構包括單個或多個層疊設置的初始組合層，所述初始組合層包括位于所述襯底上的初始犧牲層以及位于所述初始犧牲層上的初始溝道層；形成橫跨所述初始組合結構的偽柵極結構，所述偽柵極結構覆蓋所述初始組合結構部分側壁和頂部表面；形覆蓋所述偽柵極結構側壁的側墻；以所述偽柵極結構和側墻為掩膜對所述初始組合結構進行刻蝕至暴露出所述襯底表面，形成組合結構；形成柵極結構之前，所述形成方法還包括：在所述源漏摻雜層和襯底上形成介質層，所述介質層覆蓋所述偽柵極結構側壁；去除所述偽柵極結構，在所述介質層中形成柵極開口；所述柵極結構位于所述柵極開口中。

可選的，所述側墻的厚度大于或等于所述凹陷的深度，所述凹陷的深度為所述凹陷在垂直于所述組合結構側壁方向上的尺寸。

可選的，所述側墻的寬度為2nm～20nm；所述凹陷的深度為2nm～20nm。

可選的，對所述組合結構側壁的犧牲層進行刻蝕的工藝包括濕法刻蝕工藝或各向同性干法刻蝕工藝。