[發明專利]一種具有三輸入與邏輯功能的憶阻器邏輯電路

有效

• 申請號: 201710549635.0
• 申請日: 2017-07-07
• 公開（公告）號: CN107564565B
• 公開（公告）日: 2020-09-04
• 發明（設計）人: 彭菊紅;付迅;楊維明
• 申請（專利權）人: 湖北大學
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 武漢河山金堂專利事務所(普通合伙) 42212
• 代理人: 丁齊旭

1.一種具有三輸入與邏輯功能的憶阻器邏輯電路，其特征在于，包含：三個模擬開關S1、S2、S3，一個按鍵開關set，直流電壓源V1、V2,三個運算放大器T1、T2、T3，一個憶阻器M1以及若干電阻；輸入端Vin1作為模擬開關S1的控制信號，當輸入端Vin1為邏輯“1”的時，控制模擬開關S1使電壓源V1與電阻R1形成通路，當Vin1為邏輯“0”的時，控制模擬開關S1使電阻R1與電壓源V1不形成通路；輸入端Vin2作為模擬開關S2的控制信號，當輸入端Vin2為邏輯“1”的時,控制模擬開關S2使電壓源V1與電阻R2形成通路，當Vin2為邏輯“0”的時,控制模擬開關S2使電阻R2與電壓源V1不形成通路；電阻R1和電阻R2與運算放大器T1的同相輸入端相連接；電阻R5是連接在運算放大器T1的同相輸入端和輸出端之間；電阻R6是平衡電阻，連接在運算放大器T1的反相輸入端；輸入端Vin3作為模擬開關S3的控制信號,當輸入端Vin3為邏輯“1”的時,控制模擬開關S3使運算放大器T1的輸出端與電阻R3形成通路，當Vin3為邏輯“0”的時,控制模擬開關S3使電阻R3與運算放大器T1的輸出端不形成通路；R3的另一端與運算放大器T2的同相輸入端相連接；電阻R10是連接在運算放大器T2的同相輸入端和輸出端之間；電阻R7是平衡電阻，連接在運算放大器T2的反相輸入端；按鍵開關set閉合時，電壓源V2與電阻R4相連，set斷開時，無電壓輸入到運算放大器T3；電阻R4與運算放大器T3的反相輸入端相連接；電阻R9連接在運算放大器T3的負相輸入端和輸出端之間；電阻R8是平衡電阻，連接在運算放大器T3的同相輸入端；憶阻器M1的正極與運算放大器T2輸出端相連，憶阻器M1的負極與運算放大器T3的輸出端相連；通過三個邏輯操作步驟，一個憶阻器、三個模擬開關、一個按鍵開關、三個運算放大器開關與若干電阻實現三輸入與邏輯功能。

2.根據權利要求1所述的一種具有三輸入與邏輯功能的憶阻器邏輯電路，其特征在于，當Vin1輸入邏輯為“1”時，控制模擬開關S1使電壓源V1可以通過電阻R1加到運算放大器T1，當Vin1輸入邏輯為“0”時，控制模擬開關S1、電阻R1與電壓源V1斷開，即這一條線路無電壓輸入；當輸入端Vin2輸入邏輯為“1”時，控制模擬開關S2使電壓源V1可以通過電阻R2加到運算放大器T1，當Vin2輸入邏輯為“0”時，控制模擬開關S2使電阻R2與電壓源V1斷開，即這一條線路無電壓輸入；當輸入端Vin3輸入邏輯為“1”時，控制模擬開關S3使運算放大器T1輸出端與電阻R3形成通路，運算放大器T1的輸出電壓可以加到運算放大器T2的反相輸入端上，當Vin3輸入邏輯為“0”時，控制模擬開關S3使電阻R3與運算放大器T1輸出端斷開，即無電壓輸入到運算放大器T2的同相輸入端；當按鍵開關set閉合時，電壓源可以通過R4加到運算放大器T3的反相輸入端，當按鍵開關set斷開時，運算放大器T3的反相輸入端沒有電壓輸入；

當輸入端Vin1、輸入端Vin2輸入邏輯同時為“1”時，運算放大器T1輸出電壓的絕對值總是大于憶阻器的閾值電壓,當輸入端Vin1、輸入端Vin2不同時為“1”時，運算放大器T1輸出電壓的絕對值總是小于憶阻器的閾值電壓；當輸入端Vin3為邏輯“1”的時候，運算放大器T1的輸出電壓才能通過T2傳輸到憶阻器，輸入端Vin3為邏輯“0”的時候，運算放大器T1的輸出電壓不能通過T2傳輸到憶阻器；當按鍵開關set閉合時，運算放大器T3輸出電壓的絕對值總是大于憶阻器的閾值電壓。

3.根據權利要求1所述的一種具有三輸入與邏輯功能的憶阻器邏輯電路，其特征在于，所述邏輯電路是具有可重構、存儲非易失性特點的電路。