[發明專利]測試接口板組件及其制造方法

有效

• 申請號: 201710546928.3
• 申請日: 2017-07-06
• 公開（公告）號: CN109148357B
• 公開（公告）日: 2021-12-17
• 發明（設計）人: 李文聰;謝開杰
• 申請（專利權）人: 臺灣中華精測科技股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522;H01L23/528
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 李昕巍;章侃銥

本發明公開一種測試接口板組件及其制造方法。測試接口板組件包括一介電層、一第一線路層、一擴增層、一導電結構及一第二線路層。介電層具有一第一表面及一相對于第一表面的第二表面。第一線路層嵌設于介電層之中，第一線路層具有一裸露表面，第一線路層的裸露表面低于或齊平于介電層的第一表面。擴增層設置于介電層的第二表面。導電結構設置于介電層與擴增層之間，且導電結構電性連接于第一線路層。第二線路層通過導電結構而電性連接于第一線路層。借此，本發明達到了提升可靠度及電連接品質的效果。

技術領域

本發明涉及一種測試接口板組件及其制造方法，特別是涉及一種應用于集成電路上的測試接口板組件以及測試接口板組件的制造方法。

背景技術

首先，現有技術制作芯片測試用的轉接接口板的方式都是采用扇入(Fan-in)/扇出(Fan-out)同時制作，或者是以扇入(Fan-in)的方式進行制作。例如，臺灣專利公告第M455979號，名稱為“微小間距測試載板結構”的專利中，是采用扇入/扇出同時制作，或者是以扇入的方式進行制作，而形成一測試接口板結構。

然而，由于測試接口板結構是以多層疊合的方式而形成，每一層結構的制作過程中多少有些誤差，因此，在形成至最頂層的接觸墊(用于與探針或芯片接腳相接的導電體)時，其誤差最大。借此，通過此種制作方式所形成的測試接口板結構，較不易于實現微小間距(Fine Pitch)或超微間距(Ultra-Fine Pitch)的結構。

再者，通過扇入制程所形成的細線路(Fine Line)，也容易遇到可靠度的問題，也就是說，可能因細線路的線寬較窄，而導致細線路與介電層的結合效果不彰。

此外，上述現有技術所公開的測試接口板結構上也沒有用于封裝芯片的結構設計。

發明內容

本發明所要解決的技術問題在于，針對現有技術的不足提供一種能提高細線路可靠度且提升電連接性品質的測試接口板組件及其制造方法。

為了解決上述的技術問題，本發明所采用的其中一技術方案是，提供一種測試接口板組件的制造方法，其包括：提供一基底，所述基底具有一表面；形成一第一線路層于所述基底的所述表面上；形成一介電層以覆蓋所述第一線路層與所述基底的所述表面；形成一第一導電結構以電性連接于所述第一線路層；形成一擴增層以覆蓋所述介電層與所述第一導電結構，使得所述第一導電結構位于所述介電層與所述擴增層之間；形成一第二導電結構以電性連接于所述第一導電結構；形成一防焊層于所述擴增層上，且所述防焊層覆蓋所述第二導電結構；形成一第二線路層于所述防焊層上，且所述第二線路層電性連接于所述第二導電結構；以及移除其中一部分的所述基底，以裸露所述第一線路層的一裸露表面。

更進一步地，在形成所述第一導電結構的步驟中包括：形成一第一導電部于所述介電層之中，且所述第一導電結構的所述第一導電部電性連接于所述第一線路層；以及形成一第二導電部于所述介電層上，且所述第一導電結構的所述第二導電部電性連接于所述第一導電結構的所述第一導電部。

更進一步地，在形成所述第二導電結構的步驟中包括：形成一第一導電部于所述擴增層之中，且所述第二導電結構的所述第一導電部電性連接于所述第一導電結構的所述第二導電部；以及形成一第二導電部于所述擴增層上，且所述第二導電結構的所述第二導電部電性連接于所述第二導電結構的所述第一導電部。

更進一步地，在移除其中一部分的所述基底的步驟后，還進一步包括：設置一芯片單元以電性連接于所述第一線路層的所述裸露表面，且所述芯片單元位于另外一部分的所述基底所圍繞的一容置空間中；以及設置一封裝單元于另外一部分的所述基底上，以封閉所述容置空間。