[發明專利]檢測低壓阱區和高壓阱區混接的方法

有效

• 申請號: 201710543028.3
• 申請日: 2017-07-05
• 公開（公告）號: CN107368635B
• 公開（公告）日: 2021-07-02
• 發明（設計）人: 曹云
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367;G06F30/20;G06F30/392
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明提供的一種檢測低壓阱區和高壓阱區混接的方法，包括：獲取電路版圖，所述電路版圖具有低壓阱區和高壓阱區；判斷所述低壓阱區中是否具有器件；當所述低壓阱區內無器件時，檢測所述低壓阱區上的金屬互連線與所述高壓阱區上的金屬互連線之間是否存在電性連接，若同層的金屬互連線存在電性連接，則所述低壓阱區與所述高壓阱區混接。本發明中，當低壓阱區中具有器件時，可以直接通過電路檢查檢測低壓阱區與高壓阱區是否存在混接，低壓阱區中不具有器件時，通過判斷金屬互連線的連接將低壓阱區和高壓阱區之間連接錯誤檢測出來，避免流片失效風險。

技術領域

本發明涉及半導體集成電路技術領域，尤其涉及一種檢測低壓阱區和高壓阱區混接的方法。

背景技術

電子設計自動化(Electronic Design Automation，EDA)意指使用計算機來設計及仿真集成電路上的電子電路的性能，EDA已經進展到可處理苛求復雜的半導體集成電路設計工作。在已設計出的集成電路且實體上已將該電路布局好之后，需測試驗證該集成電路是否正確地工作。現有的集成電路設計中，可以通過EDA檢測出電路各部件之間的連接關系。

在器件制造過程中，對器件進行版圖設計，根據版圖進行工藝制造，在工藝制造過程中，由于各種工藝設備、工藝條件的偏差等原因，造成器件的結構與版圖設計之間存在出入，例如，對阱區進行連接后段制造過程中，會出現低壓阱區混接了高壓阱區的高電位的問題，引起器件擊穿等問題。

發明內容

本發明的目的在于，提供一種檢測低壓阱區和高壓阱區混接的方法，解決現有技術不能檢測低壓阱區和高壓阱區的技術問題。

為解決上述技術問題，本發明提供一種檢測低壓阱區和高壓阱區混接的方法，包括：

獲取電路版圖，所述電路版圖具有低壓阱區和高壓阱區；

判斷所述低壓阱區中是否具有器件；

當所述低壓阱區內無器件時，檢測所述低壓阱區上的金屬互連線與所述高壓阱區上的金屬互連線之間是否存在電性連接，若同層的金屬互連線存在電性連接，則所述低壓阱區與所述高壓阱區混接。

可選的，所述低壓阱區為N型阱區。

可選的，所述高壓阱區為N型阱區。

可選的，所述低壓阱區與所述高壓阱區彼此相鄰，并在物理上分隔開。

可選的，判斷所述低壓阱區中是否具有器件時，若所述低壓阱區中有源區與多晶硅具有重疊，則所述低壓阱區中具有器件；若所述低壓阱區中有源區與多晶硅不具有重疊，則所述低壓阱區中不具有器件。

可選的，當所述低壓阱區內具有器件時，仿真該電路版圖的電流，當電流大于標準電流時，所述低壓阱區與所述高壓阱區混接。

可選的，所述低壓阱區內具有PMOS晶體管，且所述低壓阱區作為PMOS晶體管的襯底接出。

可選的，所述低壓阱區上具有3～6層金屬互連線，相鄰層的金屬互連線之間通過通孔電性連接。

可選的，所述高壓阱區上具有3～6層金屬互連線，相鄰層的金屬互連線之間通過通孔電性連接。

與現有技術相比，本發明的檢測低壓阱區和高壓阱區混接的方法中，當所述低壓阱區內具有器件時，仿真電路版圖的電流，當電流比標準電流大時，所述低壓阱區與所述高壓阱區混接；當所述低壓阱區內無器件時，檢測所述低壓阱區上的金屬互連線與所述高壓阱區上的金屬互連線之間是否存在電性連接，若存在電性連接，則所述低壓阱區與所述高壓阱區混接。本發明中，當低壓阱區中具有器件時，可以直接通過電路檢查檢測低壓阱區與高壓阱區是否存在混接，低壓阱區中不具有器件時，通過判斷金屬互連線的連接將低壓阱區和高壓阱區之間連接錯誤檢測出來，避免流片失效風險。

附圖說明