[發明專利]用于制造具有存儲器單元的集成電路的方法

有效

• 申請號: 201710543004.8
• 申請日: 2017-07-05
• 公開（公告）號: CN107871746B
• 公開（公告）日: 2019-08-30
• 發明（設計）人: L·羅;康愉勁;汪大祥;F·張;岑栢湛;李平輝;Z·張;陳元文;謝素云;P·K·梁
• 申請（專利權）人: 新加坡商格羅方德半導體私人有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明大體有關于制造具有存儲器單元的集成電路的方法，且更特別的是，有關于制造具有存儲器單元的集成電路的低成本方法。

背景技術

嵌入式超級閃存單元是使用于某些集成電路，在此可擦除及重新編程該等嵌入式超級閃存單元。超級閃存單元至少有三代，其中每一代比前一代小。第三代存儲器單元包括有一堆迭，其中控制柵極覆于控制柵極電介質上，控制柵極電介質覆于浮動柵極上，而此浮動柵極覆于浮動柵極電介質上。整個堆迭覆于襯底上。

制造此類集成電路包括許多制程，例如光刻、蝕刻及沉積。光刻涉及沉積光阻層，接著是圖案化該光阻層。通過透過具有透明區段及不透明區段的掩模而暴露于光線或其他電磁輻射，可圖案化該光阻層。光線造成光阻的化學變化，由此可選擇性移除暴露部分或者是非暴露部分。光刻技術很貴，因此包括較多光刻制程的集成電路制造技術會比有較少光刻制程者昂貴。

因此，最好提供有比傳統制造方法還少的光刻制程的集成電路制造方法。此外，最好提供制造具有嵌入式超級閃存單元的集成電路的方法，同時相比于傳統制造方法，可減少光刻制程數目。此外，由以下結合附圖和本發明背景的詳細說明及隨附權利要求書可明白本發明具體實施例的其他合意特征及特性。

發明內容

提供數種制造集成電路的方法。一種示范方法包括：圖案化源極線光阻掩模以覆于襯底的源極線區上，同時暴露出漏極線區。該源極線區在第一及第二存儲器單元之間，以及該漏極線區在該第二及第三存儲器單元之間。源極線形成于該源極線區中。在形成覆于漏極線區上的漏極線電介質時，同時形成覆于該源極線上的源極線電介質。圖案化漏極線光阻掩模以覆在活性區段(active section)中的該源極線上，同時暴露出在搭接區段(strap section)中的該源極線，以及同時暴露出該漏極線區。移除在該漏極線區上面的該漏極線電介質，同時減少該源極線電介質在該搭接區段中的厚度。

在另一具體實施例中，提供一種制造集成電路的方法。該方法包括：圖案化源極線光阻掩模以覆于漏極線區上和覆在該集成電路的搭接區段內的源極線區上，同時暴露在該集成電路的活性區段內的該源極線區。該源極線區在第一存儲器單元與第二存儲器單元之間，以及該漏極線區在該第二存儲器單元與第三存儲器單元之間。源極線形成于該活性區段的該源極線區中。漏極線電介質與源極線電介質同時形成，在此該源極線電介質覆在該活性區段及該搭接區段兩者中的該源極線區上以及該漏極線電介質覆在該活性及該搭接區段兩者中的該漏極線區上。形成覆于該源極線區及該漏極線區上的層間電介質，以及在該搭接區段中形成穿過該層間電介質至該源極線區的通孔。移除在該通孔內覆于該源極線區上的該源極線電介質，以及在該搭接區段中形成與該源極線區電性通訊的接觸。

在又一具體實施例中，提供一種制造集成電路的方法。該方法包括：圖案化源極線光阻掩模以上覆于漏極線區上，同時暴露出在該集成電路的活性區段內的源極線區，在此該源極線光阻掩模覆在搭接區段中的該源極線區上。該源極線區界定于在第一及第二存儲器單元之間的襯底內，以及該漏極線區界定于在第二及第三存儲器單元之間的該襯底內。源極線形成于在該集成電路的該活性區段內的該源極線區中。漏極線電介質與源極線電介質同時形成，在此該源極線電介質覆于該源極線區上以及該漏極線電介質覆于該漏極線區上。圖案化一漏極線光阻掩模以覆在該活性區段中的該源極線上，同時暴露出在該搭接區段中的該源極線區，以及在此該漏極線光阻掩模暴露出在該集成電路的該活性及該搭接區段兩者中的該漏極線區。移除在該漏極線區上面的該漏極線電介質，同時減少該源極線電介質在該搭接區段中的厚度。形成覆于該源極線區及該漏極線區上的層間電介質，以及在該搭接區段中形成與該源極線區電性通訊的接觸。

附圖說明

以下將結合附圖來描述本發明的具體實施例，共同類似的元件用相同的附圖標記表示。

圖1至圖7示集成電路及其制造的具體實施例，在此圖1、圖3、圖5至圖7的橫截面圖圖示集成電路的搭接區段以及圖2和圖4為透視剖面圖；以及

圖8至圖14圖示集成電路及其制造的替代具體實施例，在此圖8及圖10至圖14的橫截面圖圖示集成電路的搭接區段以及圖9為透視剖面圖。

具體實施方式