[發明專利]命令窗口生成器和具有命令窗口生成器的存儲器裝置

有效

• 申請號: 201710541654.9
• 申請日: 2017-07-05
• 公開（公告）號: CN107578790B
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 姜錫龍;崔訓對
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C7/22
• 分類號: G11C7/22
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強;劉美華

提供一種命令窗口生成器和一種具有命令窗口生成器的存儲器裝置。所述命令窗口生成器被配置為：通過使用寫入路徑電路和寫入路徑復制電路，通過將輸入到寫入路徑電路的時鐘信號與輸出到寫入路徑復制電路的時鐘信號之間的延遲時間轉換為內部時鐘信號的周期數來生成延遲信號，并且使用延遲信號來生成命令窗口以對應于數據窗口。延遲窗口可以對應于寫入數據的突發長度。

本申請要求于2016年7月5日在韓國知識產權局提交的第10-2016-0085067號韓國專利申請的優先權，該韓國專利申請的公開內容通過引用全部包含于此。

技術領域

本發明構思涉及一種半導體裝置，更具體地，涉及一種命令窗口生成器和包括命令窗口生成器的存儲器裝置。

背景技術

在動態隨機存取存儲器(DRAM)中，延時(latency)定義為在施加命令和執行與該命令對應的操作之間的等待時間。當將寫入命令輸入到DRAM時，DRAM鎖存在寫入命令經過寫入延時(WL)之后輸入到數據輸入電路的寫入數據。為了鎖存寫入數據而沒有數據丟失，用于鎖存寫入數據的寫入命令窗口比可用于鎖存數據的寫入數據窗口寬。當寫入延時具有大的值時，數據輸入電路因較寬的寫入命令窗口而被不必要地驅動，從而導致電流損耗的增大。

發明內容

發明構思的至少一個實施例提供生成設置在數據窗口上的命令窗口的命令窗口生成器。

發明構思的至少一個實施例提供包括命令窗口生成器的存儲器裝置。

根據發明構思的示例，提供一種命令窗口生成器，被配置為在接收到命令的一定的延時之后生成用于處理與所述命令相關聯的數據的命令窗口。命令窗口生成器包括時鐘凍結器電路、第一電路、第二電路和延遲測量電路。凍結電路被配置為接收從輸入時鐘信號分頻出的第一時鐘信號并且從第一時鐘信號生成第二時鐘信號。第二時鐘信號具有與時鐘凍結信號的邏輯低段對應的凍結段。第一電路被配置為接收第二時鐘信號作為輸入，并且在第一延遲時間之后輸出第二時鐘信號。第二電路具有與第一電路相同的結構，并且被配置為接收第一電路的輸出作為輸入并且在第一延遲時間之后輸出第三時鐘信號。延遲測量電路被配置為接收第二時鐘信號和第三時鐘信號作為輸入，通過將第二時鐘信號與第三時鐘信號之間的延遲時間轉換為輸入時鐘信號的周期數而生成延遲信號，并且使用延遲信號生成命令窗口以對應于數據的數據窗口。

根據發明構思的示例性實施例，提供一種存儲器裝置，所述存儲器裝置包括：存儲器單元陣列，包括多個存儲器單元；時鐘緩沖器，被配置為響應于輸入到時鐘緩沖器的時鐘信號CLK而生成內部時鐘信號；命令解碼器，被配置為通過對接收的與內部時鐘信號同步的命令進行解碼來生成命令信號；命令窗口生成器，被配置為在接收到命令的一定延時之后生成用于處理與所述命令相關聯的數據的命令窗口；以及輸入和輸出緩沖器，被配置為響應于命令窗口而接收寫入數據并且將寫入數據提供給存儲器單元陣列，將從存儲器單元陣列讀取的讀取數據提供給數據總線，其中，所述命令窗口生成器被配置為通過使用第一電路和具有第一電路相同的結構并且與第一電路串聯連接的第二電路，通過將輸入到第一電路的第二時鐘信號與從第二電路輸出的第三時鐘信號之間的延遲時間轉換為內部時鐘信號的周期數來生成延遲信號，并且使用延遲信號來將命令窗口調整為對應于與所述命令相聯系的數據的數據窗口。

根據發明構思的示例性實施例，提供一種存儲器裝置，所述存儲器裝置包括：存儲器單元陣列，包括多個存儲器單元；數據鎖存器，根據時序控制信號而鎖存要被寫入到存儲器單元陣列的數據，或者鎖存從存儲器單元讀取的數據；時鐘分頻電路，被配置為對輸入時鐘信號執行分頻操作，以生成第一時鐘信號；速止電路(shortstop circuit)，被配置為將第一時鐘信號的一段設置為恒定電平以生成第二時鐘信號；第一電路，被配置為接收第二時鐘信號作為輸入，并且在第一延遲時間之后輸出第二時鐘信號；第二電路，被配置為接收第一電路的輸出作為輸入，并且在第一延遲時間之后輸出第三時鐘信號；第三電路，被配置為通過將第二時鐘信號與第三時鐘信號之間的延遲時間轉換為輸入時鐘信號的周期數而生成時序控制信號。

附圖說明