[發明專利]半導體存儲器及其電容輪廓形成方法

有效

• 申請號: 201710539203.1
• 申請日: 2017-07-04
• 公開（公告）號: CN107331655B
• 公開（公告）日: 2018-06-26
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L27/108
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

1.一種半導體存儲器的電容輪廓形成方法，其特征在于，包括：

提供一襯底，在所述襯底上依次形成介質層與反彈吸收掩膜層；

對所述反彈吸收掩膜層進行兩次刻蝕，形成多個電容圖案孔，所述電容圖案孔暴露出所述介質層，所述電容圖案孔在遠離所述介質層一端的開口尺寸大于靠近所述介質層一端的開口尺寸；以及

通過對準所述電容圖案孔對所述介質層進行等離子體干法刻蝕，形成多個電容輪廓孔，所述電容輪廓孔暴露出所述襯底，利用所述反彈吸收掩膜層的所述電容圖案孔的孔壁吸收部分偏移移動的反應式電漿粒子，所述電容輪廓孔在其高度為總高度70％～95％的位置處向所述電容輪廓孔外圍凸出形成一擴孔部，所述電容輪廓孔在所述擴孔部處的最大孔徑小于等于所述電容輪廓孔在其余位置處的最大孔徑的1.2倍。

2.如權利要求1所述的半導體存儲器的電容輪廓形成方法，其特征在于，所述擴孔部的中心點在所述電容輪廓孔總高度80％～90％的位置。

3.如權利要求1所述的半導體存儲器的電容輪廓形成方法，其特征在于，所述反彈吸收掩膜層的形成厚度為630nm～840nm。

4.如權利要求1所述的半導體存儲器的電容輪廓形成方法，其特征在于，所述電容輪廓孔在所述擴孔部處的最大孔徑小于等于所述電容輪廓孔在其余位置處的最大孔徑的1.15倍。

5.如權利要求1所述的半導體存儲器的電容輪廓形成方法，其特征在于，對所述反彈吸收掩膜層進行刻蝕，形成所述電容圖案孔的步驟包括：

在所述反彈吸收掩膜層上形成圖案化掩膜層；

以所述圖案化掩膜層為掩膜，對所述反彈吸收掩膜層進行第一次刻蝕，以在所述反彈吸收掩膜層內形成多個凹穴，所述凹穴遠離所述介質層一端的孔徑概約等于所述凹穴靠近所述介質層一端的孔徑；

以所述圖案化掩膜層為掩膜，對所述凹穴內的反彈吸收掩膜層進行第二次刻蝕，形成所述電容圖案孔；以及

去除所述圖案化掩膜層。

6.如權利要求5所述的半導體存儲器的電容輪廓形成方法，其特征在于，所述第一次刻蝕與第二次刻蝕均為等離子體干法刻蝕，采用的刻蝕氣體均包括溴化鎳、氧氣以及氟基氣體；且所述第二次刻蝕中的氟基氣體對所述反彈吸收掩膜層的刻蝕速率大于所述第一次刻蝕中的氟基氣體對所述反彈吸收掩膜層的刻蝕速率。

7.如權利要求6所述的半導體存儲器的電容輪廓形成方法，其特征在于，所述第一次刻蝕中的氟基氣體包括CF₄以及NF₃，所述第二次刻蝕中的氟基氣體包括C_xF_y以及NF₃，其中x，y為大于或等于1的正整數，且x＝1時，y≠4。

8.如權利要求7所述的半導體存儲器的電容輪廓形成方法，其特征在于，所述C_xF_y為C₄F₆或C₄F₈。

9.如權利要求1至8任一項所述的半導體存儲器的電容輪廓形成方法，其特征在于，所述反彈吸收掩膜層為多晶硅層，所述介質層包括依次形成于所述襯底上的底層氮化硅層、第一氧化層、中間氮化硅層、第二氧化層以及頂層氮化硅層。

10.如權利要求9所述的半導體存儲器的電容輪廓形成方法，其特征在于，對所述頂層氮化硅層、第二氧化層、中間氮化硅層、第一氧化層、以及底層氮化硅層進行刻蝕時，采用的刻蝕氣體包括氟基氣體以及氧氣。