[發(fā)明專利]一種移位寄存器、其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置

在審

• 申請?zhí)枺?/td>: 201710538020.8
• 申請日: 2017-07-04
• 公開（公告）號: CN107123390A
• 公開（公告）日: 2017-09-01
• 發(fā)明（設計）人: 王迎;李紅敏;薛偉;孫麗
• 申請（專利權(quán)）人: 京東方科技集團股份有限公司;合肥京東方光電科技有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G11C19/28
• 代理公司: 北京同達信恒知識產(chǎn)權(quán)代理有限公司11291
• 代理人: 郭潤湘

技術領域

本發(fā)明涉及顯示技術領域，特別涉及一種移位寄存器、其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置。

背景技術

隨著顯示技術的飛速發(fā)展，顯示面板越來越向著高集成度和低成本的方向發(fā)展。其中，陣列基板行驅(qū)動(Gate Driver on Array，GOA)技術將薄膜晶體管(Thin Film Transistor，TFT)柵極開關電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅(qū)動，從而可以省去柵極集成電路(Integrated Circuit，IC)的綁定(Bonding)區(qū)域以及扇出(Fan-out)區(qū)域的布線空間，不僅可以在材料成本和制備工藝兩方面降低產(chǎn)品成本，而且可以使顯示面板做到兩邊對稱和窄邊框的美觀設計；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高產(chǎn)能和良率。

一般的柵極驅(qū)動電路均是由多個級聯(lián)的移位寄存器組成，通過各級移位寄存器依次向顯示面板上的各行柵線輸入掃描信號。目前，雖然可以通過輸入較多的不同功能的控制信號來實現(xiàn)掃描信號的輸出，但是這樣導致柵極驅(qū)動電路中組成各級移位寄存器的開關晶體管的個數(shù)較多，以及造成各開關晶體管之間連接的具體結(jié)構(gòu)也比較復雜，從而導致移位寄存器的結(jié)構(gòu)復雜，導致工藝難度加大，生產(chǎn)成本增加，

發(fā)明內(nèi)容

本發(fā)明實施例提供一種移位寄存器、其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置，用以簡化工藝復雜度，降低生產(chǎn)成本。

因此，本發(fā)明實施例提供了一種移位寄存器，包括：輸入模塊、復位模塊、第一控制模塊、第二控制模塊以及輸出模塊；其中，

所述輸入模塊分別與輸入信號端、第一時鐘信號端以及第一節(jié)點相連，用于在所述第一時鐘信號端的控制下將所述輸入信號端的信號提供給所述第一節(jié)點；

所述復位模塊分別與復位信號端以及第二節(jié)點相連，用于在所述復位信號端的控制下將所述復位信號端的信號提供給所述第二節(jié)點；

所述第一控制模塊分別與第二時鐘信號端、第一參考信號端、所述第一節(jié)點、所述第二節(jié)點以及所述移位寄存器的級聯(lián)信號輸出端相連，用于在所述第一節(jié)點的信號的控制下將所述第二時鐘信號端的信號提供給所述級聯(lián)信號輸出端，在所述第二節(jié)點的信號的控制下將所述第一參考信號端的信號提供給所述級聯(lián)信號輸出端，以及在所述第一節(jié)點處于浮接狀態(tài)時保持所述第一節(jié)點與所述級聯(lián)信號輸出端之間的電壓差穩(wěn)定；

所述第二控制模塊分別與第二參考信號端、所述第一節(jié)點以及所述第二節(jié)點相連，用于在所述第一節(jié)點的信號的控制下將所述第二參考信號端的信號提供給所述第二節(jié)點；

所述輸出模塊分別與所述第一參考信號端、第三參考信號端、所述第二節(jié)點、所述級聯(lián)信號輸出端以及所述移位寄存器的掃描信號輸出端相連，用于在所述第二節(jié)點的信號的控制下將所述第一參考信號端的信號提供給所述掃描信號輸出端，以及在所述級聯(lián)信號輸出端的信號的控制下將所述第三參考信號端的信號提供給所述掃描信號輸出端。

優(yōu)選地，在本發(fā)明實施例提供的上述移位寄存器中，所述移位寄存器還包括：與所述第二節(jié)點相連的反相控制模塊；所述反相控制模塊用于在消隱時間中的預設時長內(nèi)控制所述第二節(jié)點的信號反相。

優(yōu)選地，在本發(fā)明實施例提供的上述移位寄存器中，所述反相控制模塊包括：第一電容：其中，所述第一電容的第一端與反相控制信號端相連，第二端與所述第二節(jié)點相連。

優(yōu)選地，在本發(fā)明實施例提供的上述移位寄存器中，所述第一控制模塊包括：第一開關晶體管、第二開關晶體管以及第二電容；其中，

所述第一開關晶體管的控制極與所述第一節(jié)點相連，第一極與所述第二時鐘信號端相連，第二極與所述級聯(lián)信號輸出端相連；

所述第二開關晶體管的控制極與所述第二節(jié)點相連，第一極與所述第一參考信號端相連，第二極與所述級聯(lián)信號輸出端相連；

所述第二電容的第一端與所述第一節(jié)點相連，第二端與所述級聯(lián)信號輸出端相連。

優(yōu)選地，在本發(fā)明實施例提供的上述移位寄存器中，所述第二控制模塊包括：第三開關晶體管；其中，

所述第三開關晶體管的控制極與所述第一節(jié)點相連，第一極與所述第二參考信號端相連，第二極與所述第二節(jié)點相連。

優(yōu)選地，在本發(fā)明實施例提供的上述移位寄存器中，所述輸入模塊包括：第四開關晶體管；其中，所述第四開關晶體管的控制極與所述第一時鐘信號端相連，第一極與所述輸入信號端相連，第二極與所述第一節(jié)點相連；