[發明專利]一種用于指紋識別驅動芯片的電容耦合式電平轉換電路

在審

• 申請號: 201710537365.1
• 申請日: 2017-06-30
• 公開（公告）號: CN107124177A
• 公開（公告）日: 2017-09-01
• 發明（設計）人: 陳思偉;余佳
• 申請（專利權）人: 深圳貝特萊電子科技股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及利用低壓器件或者中壓器件實現高壓轉換的電路，尤其涉及一種用于指紋識別驅動芯片的電容耦合式電平轉換電路。

背景技術

目前，被動式電容指紋識別技術是由驅動芯片和感應器這兩個芯片組成，請參照圖1，圖1中體現了驅動芯片和感應器之間的電壓域關系，通過驅動芯片把感應器芯片的地端提高，進而感應和采集指圖案，芯片的接地端電壓越高，指紋感應的所造成的電容變化量就越大。指紋識別芯片模組正常工作時，驅動芯片芯片需要把感應器芯片的地從0V抬高到7.5V～12V，同時驅動芯片芯片和感應器芯片的各種控制信號和數據信號都需要保持正常并相互傳送。因此，需要搭配兩種電平轉換電路，一種是從感應器到驅動芯片的轉換電路，請參照圖2，用于將信號整體電平從高轉換到低；另一種是從驅動芯片到感應器的轉換電路，請參照圖3，用于將信號整體電平從低轉換到高。

其中，由于驅動芯片和感應器都是采用5V中壓器件來設計，在電平轉換時，5V器件兩端的電壓差將遠超過其所設計的上限值，所以，現有技術是在兩種電平之間加入PMOS_12V/NMOS_12V或者PMOS_16V/NMOS_16V高壓開關管來進行分壓，以保障5V中壓器件兩端電壓不超過設計上限值，同時還可以進行數據和信號的轉換和傳輸。但是，由于高壓開關管在版圖設計時需要各種單獨的HV阱，所以其本身尺寸較大，寄生電容等參數也較大，其本身的導通阻抗也較大，導致現有的技術方案存在如下缺陷：首先，轉換和傳輸的速度慢，其次，所占用的空間、器件成本和功耗也較大，此外，現有技術設計復雜，很難保證所有角下沒有靜態漏電流，難以滿足應用要求。

發明內容

本發明要解決的技術問題在于，針對現有技術的不足，提供一種能提高轉換速度、提高信號的傳輸速度、節省制造成本、簡化電路的版圖布設以及降低設計難度的用于指紋識別驅動芯片的電容耦合式電平轉換電路。

為解決上述技術問題，本發明采用如下技術方案。

一種用于指紋識別驅動芯片的電容耦合式電平轉換電路，其包括有耦合電容、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述耦合電容的前端作為所述電平轉換電路的輸入端，所述耦合電容的后端連接于第一PMOS管的柵極和第一NMOS管的柵極，所述第一PMOS管的源極用于接入高電平信號，所述第一PMOS管的漏極連接于第一NMOS管的漏極，所述第一NMOS管的源極接地，所述第二PMOS管的源極和第二NMOS管的源極均連接于耦合電容的后端，所述第二PMOS管的漏極和第二NMOS管的漏極均連接于第一NMOS管的漏極，所述第二PMOS管的柵極和第二NMOS管的柵極相互連接后作為所述電平轉換電路的輸出端。

優選地，還包括有第三PMOS管，所述第三PMOS管的源極連接高電位，所述第三PMOS管的漏極連接于第一PMOS管的源極，所述第三PMOS管的柵極用于接入第一控制信號。

優選地，還包括有第三NMOS管，所述第三NMOS管的漏極連接于所述電平轉換電路的輸出端，所述第三NMOS管的源極接地，所述第三NMOS管的柵極用于接入第二控制信號。

本發明公開的用于指紋識別驅動芯片的電容耦合式電平轉換電路中，利用耦合電容感應輸入信號的變化，并起到隔離直流電壓和高通濾波的作用，由第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管組成的電路將感應信號的變化放大，并還原成輸入信號的變化，具體是指，由第二PMOS管和第二NMOS管將第一PMOS管和第二PMOS管組成的電路傳輸到放大區，同時起到放大和濾波的作用。其中，由于耦合電容具有隔直濾波的作用，所以整個電平轉換電路都可以用5V的中壓器件來設計完成，無需再用到12V/16V的高壓器件，本發明相比現有技術而言的有益效果在于，本發明大大減少了電平轉換電路所占用的空間，同時，無需12V/16V等高壓器件的光罩，有效減少了芯片制造過程中的光罩層數，進而降低了芯片的設計難度及制造成本，此外，由于本發明采用了電容耦合技術，因而能提高數據和控制信號的傳輸速度，可有效減少系統延時。

附圖說明

圖1為驅動芯片和感應器之間的電壓域關系示意圖。

圖2為現有技術從感應器到驅動芯片的電平轉換電路原理圖。

圖3為現有技術從驅動芯片到感應器的電平轉換電路原理圖。

圖4為本發明用于指紋識別驅動芯片的電容耦合式電平轉換電路原理圖。

圖5為本發明第一實施例的電路原理圖。

圖6為本發明第二實施例的電路原理圖。

具體實施方式