[發明專利]測試系統

有效

• 申請號: 201710536672.8
• 申請日: 2017-07-04
• 公開（公告）號: CN107340467B
• 公開（公告）日: 2020-02-07
• 發明（設計）人: 許江波;王鵬
• 申請（專利權）人: 北京兆芯電子科技有限公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185;G01R31/319
• 代理公司: 11105 北京市柳沈律師事務所
• 代理人: 葉齊峰

本發明提供了一種測試系統。所述測試系統包括電路板以及電子裝置。所述電路板包括待測裝置、聯合測試(JTAG)接口，以及掃描鏈電路。掃描鏈電路包含多個掃描鏈，且耦接至待測裝置以及聯合測試接口，其中每一掃描鏈包括多個掃描D型觸發器。電子裝置耦接聯合測試行動小接口，以對待測裝置進行測試。

技術領域

本發明主要涉及掃描測試(Scan testing)技術，特別涉及通過聯合測試(JointTest Action Group，JTAG)接口進行芯片的掃描測試的掃描測試技術。

背景技術

在集成電路(IC))制造工藝里，皆存在著去偽存真的需要，所以需要使用集成電路自動測試系統(Automatic Test System)檢測集成電路功能的完整性，篩選殘次品，防止進入下道工序，確保集成電路生產制造品質，減少冗余的制造費用。

集成電路自動測試系統的功能之一是進行掃描測試(Scan testing)，掃描測試是一種在集成電路上配置掃描鏈(scan chain)檢測集成電路內部邏輯關系的測試方法，例如檢測集成電路內部是否存在短路、開路、延遲等。

圖1是使用集成電路自動測試系統的方塊圖，如圖1所示，該測試系統100包括電路板101，待測集成電路103以及集成電路自動測試機(Automatic Test Equipment,ATE)105。待測集成電路103置于電路板101之上，通過電路板101的多個數據接口104與集成電路自動測試機105相連，并行讀取集成電路自動測試機105輸出的測試指令，并自所述多個數據接口104并行輸出掃描測試結果。

然而，集成電路自動測試系統極其復雜昂貴且需要在固定場地與測試環境使用專用計算機，因此在需要進行掃描測試的待測集成電路較多的情況下，影響集成電路設計生產周期，因此需要開發一種能夠兼容但不完全依賴集成電路自動測試系統的掃描測試功能的另一掃描測試系統。

發明內容

有鑒于上述問題，本發明提供了一種兼容聯合測試(JTAG)接口進行集成電路掃描測試的測試系統。

根據本發明的實施例，所述測試系統，兼容聯合測試模式和集成電路自動測試模式，該測試系統包括處理器，接口轉換器，以及電路板，其中處理器通過接口轉換器與電路板實現數據交換。該電路板包括聯合測試接口，集成電路自動測試系統接口，第一寄存鏈電路，第二寄存鏈電路，待測集成電路；以及掃描鏈電路。

根據本發明的一實施例，當該測試系統處于聯合測試模式，電路板包括的第一寄存鏈電路選擇來自聯合測試接口的數據，輸出至上述掃描鏈電路和上述待測集成電路，以及電路板包括的第二寄存鏈電路，也將自所述掃描鏈電路獲得的測試數據向所述聯合測試接口輸出。

根據本發明的一實施例，當該測試系統處于集成電路自動測試模式，該第一寄存鏈電路選擇從集成電路自動測試系統接口接收數據，輸出至上述掃描鏈電路和上述待測集成電路，以及第二寄存鏈電路也向所述集成電路自動測試系統接口輸出所述第二數據。

根據本發明的一實施例，處理器接收掃描測試結果，判斷待測集成電路內部是否有故障點，當處理器判斷待測集成電路沒有故障點，判斷待測集成電路為合格電路。

根據本發明的一實施例，當處理器判斷待測集成電路有故障點，判斷待測集成電路為故障電路，處理器根據掃描測試結果溯源至所述待測集成電路，生成一模型，并標注故障點位置，以便用戶決定是否修理。

關于本發明其他附加的特征與優點，本領域技術人員在不脫離本發明的精神和范圍內，應當可根據本案實施例中所公開的測試系統，做些許的更動與潤飾而得到。

附圖說明

圖1是使用集成電路自動測試系統100的方塊圖。

圖2是本發明的一實施例所述的測試系統200的方塊圖。