[發明專利]一種對數字電路進行仿真驗證的方法及時鐘發生器

有效

• 申請號: 201710534888.0
• 申請日: 2017-07-03
• 公開（公告）號: CN107491581B
• 公開（公告）日: 2020-11-13
• 發明（設計）人: 史瑞瑞
• 申請（專利權）人: 北京東土軍悅科技有限公司;北京物芯科技有限責任公司
• 主分類號: G06F30/398
• 分類號: G06F30/398;G06F30/20
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

本發明實施例提供一種對數字電路進行仿真驗證的方法及時鐘發生器，用以解決現有技術中對數字電路進行仿真驗證時凸顯出的時序問題準確性較低的技術問題，該方法包括根據獲取的多個外部參數，確定至少一個時鐘參數值，其中，所述至少一個時鐘參數值包括初始相位差、頻偏值及抖動值中的任意一個或者多個；根據所述至少一個時鐘參數值，生成至少一個時鐘源信號；向待驗證數字電路模塊發送所述至少一個時鐘源信號，以對所述待驗證數字電路模塊進行驗證。

技術領域

本發明涉及通信領域，尤其涉及一種對數字電路進行仿真驗證的方法及時鐘發生器。

背景技術

隨著集成電路制造工藝的不斷發展，數字電路與系統也獲得了廣泛的應用。而在數字電路的設計過程中，仿真驗證是整個設計流程中最重要、最復雜及最耗時的一個環節，其目的在于在軟件環境下，驗證設計人員所設計的電路的行為與設想中的是否一致，或者驗證設計人員所設計出的電路是否符合相關要求。例如，對數字電路進行仿真驗證確定該數字電路中是否存在時序問題等。

而現有技術中，仿真驗證環境在對數字電路進行仿真驗證時，仿真驗證環境中的時鐘生成器通常只是定義了時鐘頻率，然后根據該時鐘頻率生成時鐘信號，以對數字電路進行仿真驗證。由于在現有技術中，在對數字電路進行仿真驗證時，一般只是考慮了時鐘頻率，使得仿真驗證環境在對數字電路進行仿真驗證時所凸顯出來的時序問題不夠準確與嚴謹。

綜上所述，現有技術中對數字電路進行仿真驗證時凸顯出的時序問題準確性較低。

發明內容

本發明實施例提供一種對數字電路進行仿真驗證的方法及時鐘發生器，用以解決現有技術中的對數字電路進行仿真驗證時凸顯出的時序問題準確性較低的技術問題。

第一方面

本發明實施例提供一種對數字電路進行仿真驗證的方法，包括：

根據獲取的多個外部參數，確定至少一個時鐘參數值，其中，所述至少一個時鐘參數值包括初始相位差、頻偏值及抖動值中的任意一個或者多個；

根據所述至少一個時鐘參數值，生成至少一個時鐘源信號；

向待驗證數字電路模塊發送所述至少一個時鐘源信號，以對所述待驗證數字電路模塊進行驗證。

可選的，在所述多個外部參數的第一外部參數為用于指示時鐘源信號的初始時鐘極性的參數，所述多個外部參數中的第二外部參數和第三外部參數用于指示所述時鐘源信號的初始時鐘沿與仿真零時刻的時間間隔時，所述根據獲取的多個外部參數，確定至少一個時鐘參數值，包括：

基于所述第一外部參數、所述第二外部參數和/或所述第三外部參數，確定所述至少一個時鐘參數值中的第一時鐘參數值，所述第一時鐘參數值為所述初始相位差。

可選的，所述基于所述第一外部參數、所述第二外部參數和/或所述第三外部參數，確定所述至少一個時鐘參數值中的第一時鐘參數值，包括：

若所述第二外部參數的參數值與所述第三外部參數的參數值均為第一數值，確定所述至少一個時鐘參數值中的第一時鐘參數值為所述第一數值；或者，

若所述第二外部參數的參數值與所述第三外部參數的參數值不同，且所述第二外部參數的參數值與所述第三外部參數的參數值對應第一參數值范圍，則基于第一預設規則，確定所述至少一個時鐘參數值中的第一時鐘參數值為所述第一參數值范圍內的任一參數值。

可選的，若所述多個外部參數中的第四外部參數對應第二參數值范圍，所述根據獲取的多個外部參數，確定至少一個時鐘參數值，包括：

基于第二預設規則，確定所述至少一個時鐘參數值中的第二時鐘參數值為所述第二參數值范圍內的任一參數值，所述第二時鐘參數值為所述頻偏值。