[發明專利]半導體器件的柵極結構及其制造方法

有效

• 申請號: 201710534704.0
• 申請日: 2017-07-03
• 公開（公告）號: CN109216175B
• 公開（公告）日: 2021-01-08
• 發明（設計）人: 祁樹坤
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 鄧云鵬

1.一種半導體器件的柵極結構的制造方法，包括：

步驟A，在晶圓表面形成溝槽；

步驟B，通過淀積向所述溝槽內填充氧化硅；

步驟C，通過刻蝕去除掉溝槽內的氧化硅表面的一部分；

步驟D，通過熱氧化在溝槽頂部的拐角處形成氧化硅拐角結構，所述氧化硅拐角結構為從拐角處往下、位于溝槽內部的氧化硅逐漸變厚的結構；

步驟E，在晶圓表面淀積含氮化合物，覆蓋所述溝槽內的氧化硅表面及所述氧化硅拐角結構表面；

步驟F，干法刻蝕所述含氮化合物，將溝槽內的氧化硅表面的含氮化合物去除，所述氧化硅拐角結構表面形成向溝槽內延伸的含氮化合物側壁殘留；

步驟G，以所述含氮化合物側壁殘留為掩膜，通過刻蝕去除掉溝槽內的氧化硅表面的一部分；

步驟H，去除所述溝槽內的含氮化合物；

步驟I，向所述溝槽內填入多晶硅作為屏蔽柵；

步驟J，在所述屏蔽柵上形成隔離氧化硅；

步驟K，在所述隔離氧化硅上填入多晶硅作為控制柵；

步驟L，通過注入第二導電類型的摻雜離子在與所述溝槽相鄰的位置形成阱區；

步驟M，在所述阱區上方形成多塊相互分離的多晶硅結構作為平面柵；

步驟N，將所述控制柵電性連接至所述平面柵。

2.根據權利要求1所述的制造方法，其特征在于，所述屏蔽柵為縱向排列的多段結構，相鄰的屏蔽柵之間被所述隔離氧化硅隔離。

3.根據權利要求1所述的制造方法，其特征在于，所述步驟M之后還包括通過離子注入在相鄰多晶硅結構下方、所述阱區內形成多個相互分離的第一導電類型摻雜區的步驟，以及將各所述第一導電類型摻雜區連接至所述平面柵的步驟；所述第一導電類型和第二導電類型為相反的導電類型。

4.根據權利要求1所述的制造方法，其特征在于，所述步驟L之前還包括通過離子注入在所述溝槽兩側形成縱向溝道多子區的步驟，所述阱區形成于一側的縱向溝道多子區的上方，所述通過離子注入在所述溝槽兩側形成縱向溝道多子區的步驟是注入第一導電類型的離子或包括注入第一導電類型的離子和第二導電類型的離子。

5.根據權利要求1所述的制造方法，其特征在于，所述步驟B之前還包括對所述溝槽進行側壁氧化的步驟。

6.根據權利要求1所述的制造方法，其特征在于，所述步驟A是以氮化硅為掩膜刻蝕形成溝槽。

7.根據權利要求1所述的制造方法，其特征在于，步驟D的熱氧化溫度為800～950攝氏度。

8.根據權利要求1所述的制造方法，其特征在于，還包括：

依次重復執行步驟E至步驟G，直至將溝槽內的氧化硅刻蝕至所需的底部氧化硅厚度，每執行一次步驟F所述含氮化合物側壁殘留就進一步向溝槽內延伸，所述溝槽內的氧化硅包括底部氧化硅和側壁氧化硅，所述側壁氧化硅的厚度從溝槽頂部至溝槽底部逐漸增厚。

9.一種半導體器件柵極結構，包括溝槽柵和平面柵，其特征在于，所述平面柵包括多塊相互分離的多晶硅結構，所述半導體器件柵極結構還包括：

阱區，為第二導電類型，與所述溝槽柵相鄰且設于所述平面柵下方；

第一導電類型摻雜區，設于所述阱區內，包括多個相互分離的區域，每個區域設于相鄰的所述多晶硅結構下方，各所述區域電性連接至所述平面柵；所述第一導電類型和第二導電類型為相反的導電類型；

源極，為第一導電類型，設于所述阱區內；

所述溝槽柵包括：

氧化硅填充，包括位于所述溝槽柵的溝槽側壁的側壁氧化硅和位于所述溝槽柵的底部的底部氧化硅，所述側壁氧化硅越往下厚度越厚；

控制柵，為多晶硅材質，位于所述溝槽柵的上部，且側面被所述側壁氧化硅包圍，所述控制柵電性連接至所述平面柵；

屏蔽柵，為多晶硅材質，為單段或縱向排列的多段結構；

隔離氧化硅，填充于縱向上相鄰的控制柵和屏蔽柵之間，或填充于縱向上相鄰的控制柵和屏蔽柵之間、多段結構的相鄰屏蔽柵之間。

10.根據權利要求9所述的半導體器件柵極結構，其特征在于，所述第一導電類型為N型，所述第二導電類型為P型。