[發明專利]半導體器件及其制造方法

有效

• 申請號: 201710533705.3
• 申請日: 2017-07-03
• 公開（公告）號: CN107871670B
• 公開（公告）日: 2020-06-26
• 發明（設計）人: 何政昌;趙家忻;邱意為;許立德;夏英庭
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/498
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種用于制造半導體器件的方法，包括：

在襯底上方形成第一層間介電層；

在所述第一層間介電層中形成第一凹槽；

在所述第一凹槽中形成第一金屬布線；

在所述第一層間介電層的位于所述第一金屬布線之間的表面中形成第一抗蝕刻層，而不在所述第一金屬布線的上表面上形成所述第一抗蝕刻層；以及

在所述第一抗蝕刻層上和所述第一金屬布線的所述上表面上形成第一絕緣層；

其中，形成所述第一抗蝕刻層包括通過離子注入法將Si、C、N、B、P、As和Ge中的一種或多種引入至所述第一層間介電層內，或通過使用等離子體輻射將Si、C、B、P、As和Ge中的一種或多種引入至所述第一層間介電層內，

在所述第一絕緣層的蝕刻中，所述第一絕緣層的蝕刻速率是第一抗蝕刻層的蝕刻速率的4倍至20倍。

2.根據權利要求1所述的方法，其中，所述第一抗蝕刻層的厚度在從10nm至20nm的范圍內。

3.根據權利要求1所述的方法，其中，形成所述第一抗蝕刻層包括將所述第一層間介電層的所述表面改性為具有比所述第一層間介電層更高的密度。

4.根據權利要求3所述的方法，其中，所述第一抗蝕刻層的密度等于或大于2.5g/cm³。

5.根據權利要求1所述的方法，其中：

所述第一絕緣層由SiN制成，以及

將Si、C、B、P、As和Ge中的一種或多種注入到所述第一層間介電層內。

6.根據權利要求1所述的方法，其中：

所述第一絕緣層由SiC制成，以及

將Si、N、B、P、As和Ge中的一種或多種注入到所述第一層間介電層內。

7.根據權利要求1所述的方法，其中：

所述第一絕緣層由SiCN、SiON或SiOCN制成，以及

將Si、B、P、As和Ge中的一種或多種注入到所述第一層間介電層內。

8.一種用于制造半導體器件的方法，包括：

在襯底上方形成第一層間介電層；

在所述第一層間介電層中形成第一凹槽；

在所述第一凹槽中形成第一金屬布線；

在所述第一層間介電層的位于所述第一金屬布線之間的表面中形成第一抗蝕刻層，而不在所述第一金屬布線的上表面上形成所述第一抗蝕刻層；

在所述第一抗蝕刻層上和所述第一金屬布線的所述上表面上形成第一絕緣層；

在所述第一絕緣層上形成第二層間介電層；

在所述第二層間介電層中形成第二凹槽，從而暴露所述第一金屬布線的所述上表面；以及

在所述第二凹槽中形成第二金屬布線；

其中，形成所述第一抗蝕刻層包括通過離子注入法將Si、C、N、B、P、As和Ge中的一種或多種引入至所述第一層間介電層內，或通過使用等離子體輻射將Si、C、N、B、P、As和Ge中的一種或多種引入至所述第一層間介電層內，

在蝕刻形成所述第二凹槽的過程中，所述第一絕緣層的蝕刻速率是第一抗蝕刻層的蝕刻速率的4倍至20倍。

9.根據權利要求8所述的方法，其中：

當形成所述第二凹槽時，在所述第二凹槽的底部處暴露所述第一抗蝕刻層的部分，以及

所述第二金屬布線的底部與所述第一抗蝕刻層接觸。

10.根據權利要求9所述的方法，還包括：

在所述第二層間介電層的位于所述第二金屬布線之間的表面中形成第二抗蝕刻層，而不在所述第二金屬布線的上表面上形成所述第二抗蝕刻層，

其中，所述第二金屬布線的上部與所述第二抗蝕刻層接觸。

11.根據權利要求10所述的方法，其中，所述第二金屬布線的所述底部不接觸位于所述第一抗蝕刻層下方的所述第一層間介電層。