[發明專利]高速串行接口裝置與其數據傳輸方法

有效

• 申請號: 201710532203.9
• 申請日: 2017-07-03
• 公開（公告）號: CN109213710B
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 董旭
• 申請（專利權）人: 揚智科技股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 郭蔚

一種高速串行接口裝置與其數據傳輸方法。信息處理電路響應于一數據傳輸任務而產生第一配置信息，此數據傳輸任務用以存取另一高速串行接口裝置的儲存單元。編碼電路對第一配置信息進行編碼處理而產生第一編碼配置命令。編碼電路。高速串行接口電路耦接編碼電路，基于高速串行接口協議將第一編碼配置命令嵌入至多個第一數據樣本的控制位之中。高速串行接口電路傳送該多個第一數據樣本所組成的多個第一幀至另一高速串行接口裝置，以通過傳送第一編碼配置命令至另一高速串行接口裝置而進行上述的數據傳輸任務。

【技術領域】

本發明是有關于芯片間的數據傳輸，且特別是有關于一種高速串行接口裝置與其數據傳輸方法。

【背景技術】

隨著人們對數據量的需求越來越大，對芯片內部接口傳輸速度也提出了新的挑戰。傳統的并行接口逐漸顯示出不足之處。相比較于傳統的并行接口，新興的JESD204B接口在功耗及管腳數目方面具有明顯的優勢。此外，JESD204B接口可提供更高效率的傳輸，因此適于作為模擬數字轉換器或數字模擬轉換器的傳輸接口?；谏鲜龇N種優點，JESD204B接口逐漸成為新的主流接口標準。

一般而言，JESD204B接口用以進行高速率的大量數據傳輸，而不會用來傳輸芯片間的控制信息或讓芯片雙方交換內部寄存器的狀態信息。因此，配置有JESD204B接口的芯片通常還配置有另一個低速傳輸接口，以于芯片間傳輸一些控制信息或芯片內部寄存器的狀態信息。上述的低速傳輸接口例如是內部整合電路(Inter-Integrated Circuit，I2C)接口或串行外圍接口(Serial Peripheral Interface，SPI)界面等等。然而，基于在芯片內額外配置各式傳輸接口的需求，芯片的引腳數量也將隨的增加。芯片的引腳數量將直接影響芯片的面積與制造成本，因此如何有效減少晶面的引腳數量為本領域技術人員所關心的議題之一。

【發明內容】

有鑒于此，本發明提供一種高速串行接口裝置與其數據傳輸方法，其可減少芯片引腳并降低芯片整體面積。

本發明的一實施例提供一種高速串行接口裝置，其包括信息處理電路、編碼電路，以及高速串行接口電路。信息處理電路響應于一數據傳輸任務而產生第一配置信息，上述的數據傳輸任務用以存取另一高速串行接口裝置的儲存單元。編碼電路耦接信息處理電路，對第一配置信息進行編碼處理而產生第一編碼配置命令。高速串行接口電路耦接編碼電路，基于高速串行接口協議將第一編碼配置命令嵌入至多個第一數據樣本的控制位之中，并傳送該多個第一數據樣本所組成的多個第一幀至另一高速串行接口裝置，以通過傳送第一編碼配置命令至另一高速串行接口裝置而進行上述的數據傳輸任務。

于本發明的一實施例中，上述第一編碼配置命令包括前導符、起始位、操作命令、目標地址，以及特定數據。

于本發明的一實施例中，當上述操作命令為讀取命令時，第一編碼配置命令的特定數據為讀取序號。當上述操作命令為寫回數據命令時，第一編碼配置命令的特定數據為寫回讀數據。當上述操作命令為寫入命令時，第一編碼配置命令的特定數據為寫入數據。

于本發明的一實施例中，上述前導符包括多個前導符位，每一前導符位為第一位值。上述起始位為第二位值，且第一位值相異于第二位值。

于本發明的一實施例中，上述操作命令包括多個命令位，并且上述目標地址包括多的地址位。上述特定數據包括多個特定數據位，并且上述前導符位的數量大于起始位的數量、操作位的數量、地址位的數量，以及特定數據位的數量的總和。

于本發明的一實施例中，上述高速串行接口電路從另一高速串行接口裝置接收組成多個第二幀的多個第二數據樣本，而高速串行接口裝置更包括解碼電路。解碼電路耦接于信息處理單元與高速串行接口電路之間，通過高速串行接口電路獲取各第二數據樣本的控制位而獲取第二編碼配置命令，并對第二編碼配置命令進行譯碼處理而提取第二配置信息。信息處理電路依據第二配置信息執行一操作，以進行高速串行接口裝置發起的數據傳輸任務或進行另一高速串行接口裝置發起的另一數據傳輸任務。