[發明專利]半導體器件及其制造方法及包括該器件的電子設備

有效

• 申請號: 201710531811.8
• 申請日: 2017-06-30
• 公開（公告）號: CN107887444B
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L21/8238;H01L27/092
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

公開了一種半導體器件及其制造方法及包括該器件的電子設備。根據實施例，半導體器件可以包括：襯底；在襯底上豎直延伸的柱狀有源區，其中，有源區包括其下部的第一源/漏區、其上部的第二源/漏區、第一源/漏區和第二源/漏區之間靠近其外周表面的溝道區、以及溝道區內側的體區；以及繞溝道區外周形成的柵堆疊。

技術領域

本公開涉及半導體領域，具體地，涉及豎直型半導體器件及其制造方法以及包括這種半導體器件的電子設備。

背景技術

在水平型器件如金屬氧化物半導體場效應晶體管(MOSFET)中，源極、柵極和漏極沿大致平行于襯底表面的方向布置。由于這種布置，縮小水平型器件所占的面積，一般要求源極、漏極和柵極所占的面積縮小，使器件性能變差(例如，功耗和電阻增加)，故水平型器件的面積不易進一步縮小。與此不同，在豎直型器件中，源極、柵極和漏極沿大致垂直于襯底表面的方向布置。因此，相對于水平型器件，豎直型器件所占的面積更容易縮小。

發明內容

有鑒于此，本公開的目的至少部分地在于提供一種具有改進特性的豎直型半導體器件及其制造方法以及包括這種半導體器件的電子設備。

根據本公開的一個方面，提供了一種半導體器件，包括：襯底；在襯底上豎直延伸的柱狀有源區，其中，有源區包括其下部的第一源/漏區、其上部的第二源/漏區、第一源/漏區和第二源/漏區之間靠近其外周表面的溝道區、以及溝道區內側的體區；以及繞溝道區外周形成的柵堆疊。

根據本公開的另一方面，提供了一種制造半導體器件的方法，包括：在襯底上設置第一源/漏層、預備溝道層和第二源/漏層的疊層；在所述疊層上形成網格式的掩模層，該掩模層包括網格交叉點處的主體部分以及各主體部分之間的橋接部分；利用掩模層，在所述疊層中限定與各主體部分相對應的多個有源區，其中，在各有源區中，預備溝道層的外周相對于第一源/漏層和第二源/漏層的外周凹入；在各有源區中，在預備溝道層的外周相對于第一源/漏層和第二源/漏層的外周形成的凹入中形成溝道層；繞各溝道層的外周形成相應的柵堆疊。

根據本公開的另一方面，提供了一種電子設備，包括由上述半導體器件形成的集成電路。

根據本公開的實施例，在豎直型器件中，在溝道區內側設置體區。這種體區可以是摻雜的阱區，或者可以有助于構成量子阱結構。通過這種體區，可以調節或改變器件的閾值電壓。當向體區施加偏置時，可以根據偏置，動態地改變閾值電壓。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優點將更為清楚，在附圖中：

圖1(a)至30示出了根據本公開實施例的制造半導體器件的流程的示意圖；

圖31至37示出了根據本公開另一實施例的制造半導體器件的流程中部分階段的示意圖。

貫穿附圖，相同或相似的附圖標記表示相同或相似的部件。

具體實施方式

以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本公開的概念。

在附圖中示出了根據本公開實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節，并且可能省略了某些細節。圖中所示出的各種區域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據實際所需可以另外設計具有不同形狀、大小、相對位置的區域/層。

在本公開的上下文中，當將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當調轉朝向時，該層/元件可以位于該另一層/元件“下”。