[發明專利]一種分布式動態二層轉發表的維護方法

有效

• 申請號: 201710530304.2
• 申請日: 2017-06-28
• 公開（公告）號: CN107171960B
• 公開（公告）日: 2020-03-24
• 發明（設計）人: 鄧俊杰
• 申請（專利權）人: 華信塞姆（成都）科技有限公司
• 主分類號: H04L12/743
• 分類號: H04L12/743;H04L12/741;H04L12/721;H04L12/46
• 代理公司: 成都君合集專利代理事務所(普通合伙) 51228
• 代理人: 張鳴潔

本發明公開了一種分布式動態二層轉發表的維護方法，包括轉發表的訓練、查詢和老化過程，所述轉發表的訓練包括：S1）外部輸入真隨機數；S2）接收源地址和虛擬局域網SA_vlan；S3）將真隨機數和SA_vlan進行哈希計算，計算出待寫入的地址；S4）地址對應的表項的信號指示向下傳遞；S5）如果待寫入的表項被置為無效，則表項不再寫入，否則在sel電路中將SA_vlan寫入表項；S6）將目的地址DA_vlan與真隨機數經過哈希計算，得出表項的地址，從而讀出要查詢的轉發端口。本發明中的多個小的轉發表采用同一個哈希計算規則，與不同真隨機數構成不同的哈希映射，取得遠高于一張統一的轉發表的表項負載率，并且大大節約FPGA內部珍貴的BRAM資源。

技術領域

本發明涉及集成電路技術領域，具體的說，是一種分布式動態二層轉發表的維護方法。

背景技術

二層轉發即網絡通信七層模型中的數據鏈路層轉發一般在集成電路芯片中完成，常見的二層轉發電路采用一個存儲器來實現轉發表的功能，同時采用一個哈希函數完成查詢信息與儲存器地址的轉換。哈希映射容易出現沖突，即兩個查詢信息被轉換到同一個存儲器地址。為了避免表項地址的沖突，一般在同一地址采用冗余的方式預留多個表項，這就需要存儲器為同一個地址準備多個存儲空間來減小沖突的影響，因此會造成存儲空間的浪費。為了提高集成度，可以將二層轉發的功能采用FPGA來實現。二層單播轉發功能的核心在于二層轉發表的維護與查詢，而在FPGA的二層轉發功能實現中，出于成本以及電路板設計復雜度的考慮，往往采用FPGA內部的BRAM來實現轉發表，而BRAM在FPGA內部的資源是受限的，不能像外部存儲器那樣不用太關心冗余帶來的空間浪費。

發明內容

本發明的目的在于提供一種分布式動態二層轉發表的維護方法，用于解決現有技術中二層轉發電路中外部存儲器采用冗余的方式預留多個表項來減小哈希映射的沖突，從而導致外部存儲器空間利用率不高、讀寫速率不高的問題以及采用FPGA內部的BRAM來實現，存在BRAM在FPGA內部資源受限的問題。

為了達到上述目的，本發明通過下述技術方案實現：

一種分布式動態二層轉發表的維護方法，包括轉發表的訓練、轉發表的查詢和轉發表的老化，所述轉發表的訓練包括步驟：

S1)FPGA在上電啟動時，外部輸入N個互異的真隨機數R，在有限域中表示為GF(R)，保存在頂層控制模塊的寄存器中，所述寄存器連接哈希計算模塊的輸入端口，所述N為FPGA內部BRAM中轉發表的數目，所述轉發表的表項包括：

MAC：存儲的源地址SA；

vlan：與MAC關聯的vlan ID；

port：與MAC關聯的端口號；

vld：該表項有效標志，“1”表示有效，“0”表示無效；

age：計數項，用于記錄老化計數，老化控制電路每隔一個固定的時間控制age減“1”；

S2)交換電路發送數據信息寫入FIFO電路緩存，訓練電路每隔一個時鐘周期從FIFO電路中讀取一個數據信息，如果此時FIFO為空，則讀取出來的數據有效標志為0，所述數據信息包括源地址SA、虛擬局域網信息vlan和端口號port，訓練控制模塊將源地址SA和虛擬局域網信息vlan送入哈希計算模塊，將源地址SA、虛擬局域網信息vlan和端口號port放入延遲模塊；

S3)將所述步驟S1)中的真隨機數GF(R)和所述步驟S2)中源地址SA和虛擬局域網信息vlan的結合即SA_vlan,同時分別輸入N個并行計算的訓練控制電路進行哈希計算，運算結果為所述SA_vlan在轉發表中待寫入的地址；所述哈希計算產生訓練地址train_addr和訓練地址有效train_addr_vld，并傳遞至流水線讀寫電路，所述流水線讀寫電路包括鎖存電路、判斷電路和延遲模塊；