[發明專利]一種基于可分割陣列的可重構加速器及其實現方法

有效

• 申請號: 201710524017.0
• 申請日: 2017-06-30
• 公開（公告）號: CN107341544B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: 尹首一;唐士斌;歐陽鵬;涂鋒斌;劉雷波;魏少軍
• 申請（專利權）人: 清華大學
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/08
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王濤;賈磊

1.一種基于可分割陣列的可重構加速器，其特征在于，包括：

便箋式存儲器緩存區，用于實現卷積計算與稀疏化全連接計算的數據重用；

可分割計算陣列，包括多個可重構計算單元，所述可分割計算陣列分為被配置用于執行卷積計算的卷積計算陣列及用于執行稀疏化全連接計算的稀疏化全連接計算陣列；

寄存器緩存區，由多塊寄存器構成的存儲區域，為卷積計算與稀疏化全連接計算提供輸入數據、權重數據及對應的輸出結果；所述卷積計算的輸入數據及權重數據分別輸入到所述卷積計算陣列，以得到卷積計算結果；所述稀疏化全連接計算的輸入數據及權重數據分別輸入到所述稀疏化全連接計算陣列，以得到稀疏化全連接計算結果。

2.根據權利要求1所述的可重構加速器，其特征在于，用于執行卷積計算的配置信息及稀疏化全連接計算的配置信息通過配置通路加載至對應的每個可重構計算單元。

3.根據權利要求2所述的可重構加速器，其特征在于，所述可重構計算單元包括：多組配置寄存器、乘法器、加法器、第一存儲區域、第二存儲區域、第三存儲區域、第四存儲區域、第五存儲區域及多個選擇器；

配置寄存器用于存儲執行卷積計算的配置信息或稀疏化全連接計算的配置信息；

所述第一存儲區域通過第一選擇器連接至所述乘法器，所述第二存儲區域連接至所述第一選擇器的控制端；

所述第三存儲區域通過第二選擇器連接至所述乘法器，

所述第五存儲區域通過第三選擇器連接至所述加法器，所述第四存儲區域連接至所述第三選擇器的控制端；

所述乘法器通過第四選擇器連接至所述加法器，所述加法器的乘加和寫回所述第五存儲區域。

4.根據權利要求3所述的可重構加速器，其特征在于，在卷積計算模式下，所述第一存儲區域用于存儲卷積權重，所述第三存儲區域用于存儲卷積輸入數據，所述第五存儲區域用于存儲加法器輸出的卷積中間結果，所述第二存儲區域及第四存儲區域處于閑置狀態；在執行卷積計算過程中，將所述第一存儲區域中的卷積權重與所述第三存儲區域中的卷積輸入數據執行乘法操作，將乘法操作得到的乘積與所述第五存儲區域中的卷積中間結果加和得到乘加和，所述乘加和存儲至所述第五存儲區域中。

5.根據權利要求3所述的可重構加速器，其特征在于，在稀疏化全連接計算模式下，第一存儲區域用于存儲輸入神經元，第五存儲區域用于存儲輸出神經元，第三存儲區域用于存儲稀疏化權重，所述第二存儲區域用于存儲稀疏化權重對應的輸入神經元索引，所述第四存儲區域用于存儲稀疏化權重對應的輸出神經元索引；在執行稀疏化全連接計算過程中，從所述第三存儲區域中選取一個稀疏化權重，從所述第二存儲區域中讀取與該稀疏化權重對應的輸入神經元索引，從所述第四存儲區域中讀取與該稀疏化權重對應的輸出神經元索引，根據讀取的輸入神經元索引從所述第一存儲區域中讀取輸入神經元，根據讀取的輸出神經元索引從所述第五存儲區域中讀取輸出神經元的中間結果，對讀取的輸入神經元與選取的稀疏化權重執行乘法操作，將乘法操作的乘積與輸出神經元的中間結果加和得到乘加和，將所述乘加和根據讀取的輸出神經元索引寫回所述第五存儲區域。

6.根據權利要求1所述的可重構加速器，其特征在于，所述輸入數據包括輸入圖像矩陣，所述權重數據包括權重模板；針對卷積計算陣列，所述輸入圖像矩陣從所述卷積計算陣列的左側與頂部輸入，所述輸入圖像矩陣在所述卷積計算陣列中沿對角線方向由左上向右下傳輸；權重模板從所述卷積計算陣列的頂部輸入，權重模板在所述卷積計算陣列中沿垂直方向由上向下傳輸；卷積計算陣列的加法器輸出的中間結果在所述卷積計算陣列中沿水平方向從左向右傳輸并執行累加操作，最終累加和寫入所述寄存器緩存區的卷積輸出緩存中。

7.根據權利要求6所述的可重構加速器，其特征在于，所述權重模板在所述輸入圖像矩陣中掃描移動，所述權重模板每次移動后與所述輸入圖像矩陣中的對應區域執行乘累加操作，得到二維輸出圖像的一個特征點，得到的所有特征點組成完整的二維輸出圖像。