[發明專利]具有電壓限制和電容增強的電路

有效

• 申請號: 201710522574.9
• 申請日: 2017-06-30
• 公開（公告）號: CN107564903B
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 菲利浦·拉特;簡·雄斯基;巴里·懷恩;賴艷;史蒂文·托馬斯·皮克
• 申請（專利權）人: 安世有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 顧麗波;李榮勝

本公開的方面涉及可利用增強電容和減輕的雪崩擊穿進行操作的電路。如可以根據一個或多個實施例所實現的那樣，設備和/或方法涉及共源共柵電路的各個晶體管，其中一個晶體管通過向另一個晶體管的柵極施加電壓來控制所述另一個晶體管處于關斷狀態。多個摻雜區域被溝槽分開，其中，導電溝槽配置和布置有摻雜區域，從而在第二晶體管的源極和漏極之間提供電容，并且限制第二晶體管的源極和漏極之一處的電壓，由此減輕第二晶體管的雪崩擊穿。

技術領域

本發明涉及一種電路，更具體地，涉及一種提供電壓鉗制和電容的電路，其例如可以被實現用于控制高電壓器件。

背景技術

許多器件采用開關式電路，這可以以各種方式實現。例如，可以按期望將高電壓開關與相關的電路一起使用。在一些應用中，常開型器件(晶體管)通過耦接了導致常關斷的節點操作(net?operation)的附加器件而在高電壓下使用。一種這樣的方法涉及使用其中低電壓FET(場效應晶體管)耦接到高電壓器件的共源共柵布置來提供控制柵極電壓。

雖然這樣的器件是有用的，但某些狀況會導致過電壓，這會對高電壓器件和低電壓FET中的任一個或兩者造成損害。例如，如果高電壓器件中的漏電流高于低電壓器件的漏電流，或者低電壓FET的切斷比高電壓器件更快，則可能會出現操作問題和可靠性問題。

對于各種應用而言，這些和其它事件已經對這種器件的制造和實施提出了挑戰。

發明內容

各種示例實施例涉及多種問題，比如上面指出的那些問題和/或根據與晶體管電路(比如涉及高電壓晶體管的電路)的操作有關的以下公開內容會變得明顯的其他問題。在各種實施方式中，使用具有增強電容和減輕雪崩擊穿的低電壓晶體管來控制常開型晶體管。

在某些示例實施例中，本公開的方面涉及對提供增強電容和雪崩擊穿控制的半導體結構的使用。這樣的方面可以利用可在與晶體管本身的形成共享的工藝步驟中進一步形成的由溝槽分隔的摻雜區域來實現。

根據特定實施例，一種設備包括具有第一晶體管和第二晶體管的共源共柵電路，第一晶體管和第二晶體管各自具有柵極、源極、溝道和漏極，其中第二晶體管的漏極電連接到第一晶體管的源極。第二晶體管連接成并且可操作為通過對第一晶體管的柵極施加電壓來控制第一晶體管處于關斷狀態。所述設備還包括多個導電溝槽和一個或多個摻雜區域，所述一個或多個摻雜區域位于導電溝槽中的相鄰導電溝槽之間并且提供p-n結。導電溝槽配置并布置有摻雜區域，以提供第二晶體管的源極和漏極之間的電容，并且通過限制第二晶體管的源極和漏極之一處的電壓(例如，通過對電壓進行鉗制)來減輕第二晶體管的雪崩擊穿。

另一個實施例涉及一種方法，所述方法可以利用如上所述的電路來實現。提供第一晶體管和第二晶體管用于共源共柵電路，第一晶體管和第二晶體管各自具有柵極、源極、溝道和漏極，其中第二晶體管的漏極電連接到第一晶體管的源極。多個導電溝槽連同各相鄰溝槽之間的一個或多個摻雜區域連接到第二晶體管的源極和漏極。第二晶體管用于通過對第一晶體管的柵極施加電壓來控制第一晶體管處于關斷狀態，并且導電溝槽和摻雜區域用于在第二晶體管的源極和漏極之間提供電容并減輕第二晶體管的雪崩擊穿。在這種情況下，可以通過限制或鉗制第二晶體管的源極和漏極之一處的電壓來減輕雪崩擊穿。

在其它具體示例實施例中，一種設備包括共源共柵電路、電容器電路和鉗制二極管電路。共源共柵電路包括高電壓GaN晶體管，所述高電壓GaN晶體管具有柵極、源極、漏極和連接該高電壓GaN晶體管的源極和漏極的溝道。共源共柵電路還包括低電壓FET，所述低電壓FET具有柵極、連接到高電壓GaN晶體管的柵極的源極、連接到高電壓GaN晶體管的源極的漏極、以及連接該低電壓FET的源極和漏極的溝道。電容器和鉗制二極管電路連接到低電壓FET晶體管的源極和漏極。在某些實施例中，低電壓FET通過將其源極處的電壓施加到高電壓GaN晶體管的柵極來控制高電壓GaN晶體管處于關斷狀態，同時電容器和鉗制二極管在低電壓FET的源極和漏極之間提供電容，并且通過鉗制源極和漏極兩端的電壓來減輕低電壓FET的雪崩擊穿。