[發明專利]觸發器

有效

• 申請號: 201710515662.6
• 申請日: 2017-06-29
• 公開（公告）號: CN108023575B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 黃鉉澈;金雅凜;金珉修
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H03K3/037
• 分類號: H03K3/037
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 黃隸凡;劉培培

一種觸發器，使用在所述觸發器內部生成的信號生成第一反饋信號。所述觸發器包含第一級電路、第二級電路和第三級電路。所述第一級電路接收第一數據信號和時鐘信號并且通過第一節點生成第一內部信號。所述第二級電路接收所述第一內部信號、所述時鐘信號和所述第一反饋信號，并且通過第二節點生成第二內部信號。所述第三級電路在時鐘信號處于第一電平時使用第二內部信號和時鐘信號通過鎖存第二內部信號而生成第二數據信號。所述第二級電路在時鐘信號處于第二電平時基于第一反饋信號切斷第二節點與電源之間的至少一個第一電流路徑。所述觸發器能夠在根據時鐘信號鎖存輸入數據信號時減少功率消耗。

技術領域

本公開涉及一種觸發器。更具體來說，本公開涉及一種包含觸發器的半導體系統。

背景技術

隨著集成電路(integrated?circuit，IC)的開發，存在生產超小的、高度可靠的、高速的并且低電力的包含計算機的電子器件的明顯趨勢。此外，由于集成度的改進，集成電路的復雜度逐漸增加。例如，100,000個或更多個晶體管可以集成到極大規模集成電路(very?large?scale?integrated?circuit，VLSI)的一個芯片中。因此，此復雜的集成電路的設計被視為影響集成電路的性能的重要因素。

具體來說，標準單元(cell)用作預制造的邏輯裝置，以改進專用集成電路(application?specific?integrated?circuit，ASIC)的設計效率。一個標準單元包含多個晶體管，并且提供邏輯功能(AND、OR、XOR、XNOR等等)或存儲功能(觸發器、鎖存器等等)。此外，可以通過集合執行不同功能的個體標準單元來配置標準單元庫。

這里，執行存儲功能的觸發器是使用將輸入的經延遲輸出饋送回到輸入的結構而能夠在兩個穩定狀態中保持一位信息的基本電路。基本上，存在各種觸發器，諸如D觸發器、RS觸發器、JK觸發器、T觸發器等等。

發明內容

本公開提供一種能夠在根據時鐘信號鎖存輸入數據信號時減少功率消耗的觸發器，以及一種包含所述觸發器的半導體系統。

根據本公開的一方面，觸發器使用在觸發器內部生成的信號生成第一反饋信號。所述觸發器包含第一級電路、第二級電路和第三級電路。所述第一級電路接收第一數據信號和時鐘信號，并且通過第一節點生成第一內部信號。所述第二級電路接收第一內部信號、時鐘信號和第一反饋信號，并且通過第二節點生成第二內部信號。所述第三級電路使用第二內部信號和時鐘信號，在時鐘信號處于第一電平時通過鎖存第二內部信號而生成第二數據信號。所述第二級電路在時鐘信號處于第二電平時基于第一反饋信號切斷第二節點與電源之間的至少一個第一電流路徑。

根據本公開的另一方面，觸發器連接到電源和接地，并且通過從觸發器外部接收第一數據信號和時鐘信號而生成第二數據信號。所述觸發器包含第一級電路、第二級電路和第三級電路。所述第一級電路使用第一數據信號和時鐘信號而通過第一節點生成第一內部信號。所述第二級電路使用第一內部信號、時鐘信號和使用第一內部信號生成的反饋信號而通過第二節點生成第二內部信號。所述第三級電路使用第二內部信號和時鐘信號而通過鎖存第二內部信號生成第二數據信號。所述第一級電路接收反饋信號，并且基于反饋信號通過使第一節點接地或者將第一節點連接到電源而防止第一節點浮動。

附圖說明

本公開的實施例將從結合附圖進行的以下詳細描述而更加清楚地理解，在附圖中：

圖1A是根據一個實施例的觸發器的框圖；

圖1B是根據另一個實施例的觸發器的框圖；

圖2A是示出通用觸發器的電路圖，并且圖2B到圖2C是示出圖2A中的通用觸發器的特性的表格；

圖3A是根據一個實施例的示出能夠有效地減少功率消耗的觸發器的操作的表格；

圖3B是示出根據一個實施例的與觸發器的第二級電路有關的信號之間的關系的卡諾圖；