[發明專利]一種串行解串鏈路發射機的驅動器

在審

• 申請號: 201710515649.0
• 申請日: 2017-06-29
• 公開（公告）號: CN109213708A
• 公開（公告）日: 2019-01-15
• 發明（設計）人: 黃銀濤;羅多納;俞捷;羅星云;俞恢春
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 馮艷蓮

一種串行解串鏈路發射機的驅動器，包括：第一級驅動電路，用于對實時接收的數據信號進行放大處理，得到并輸出實時預驅動信號；共模電壓調節電路，與所述第一級驅動電路連接，用于實時響應電壓調節指示信息，以對所述實時預驅動信號的共模電壓進行實時調節，得到調節后的實時預驅動信號；第二級驅動電路，與所述電壓調節電路連接，用于對所述調節后的實時預驅動信號進行放大處理及阻抗匹配處理，得到并輸出實時差分數據碼流。

技術領域

本發明實施例涉及通信技術領域，尤其涉及一種串行解串鏈路發射機的驅動器。

背景技術

隨著通信技術的不斷發展，高速串行/解串(Serializer/Deserializer，SERDES)通信鏈路由于可承載的數據量大和通信速度快的特點，逐漸成為高速數據通信的研究熱點。

高速SERDES通信鏈路有多種連接方式，請參考圖1，為背板通信SERDES鏈路的示意圖，是高速SERDES通信鏈路的一種。在圖1中，通信子板通過背板連接器與背板連接，通信子板的個數可以為兩個，如圖1所示，當然也可以設置兩個以上。以圖1為例，圖1中的其中一個通信子板上配置信號發射機芯片，另一個通信子板上配置信號接收機芯片。由信號發射機芯片產生的差分數據碼流，經由印制電路板(Print Circuit Board，PCB)走線以及該通信子板中的板級無源器件，到達與該通信子板連接的背板連接器，然后，通過背板中的背板信號鏈路，將該差分數據碼流傳輸至與配置了信號接收機芯片的通信子板連接的背板連接器，并通過配置了信號接收機芯片的通信子板的板級無源器件、PCB走線等，最終到達信號接收機芯片。

通常來講，在高速PCB及系統設計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，并發射電磁波，從而造成電磁干擾(Electromagnetic Interference，EMI)，導致本系統或者其他相鄰的系統中的部分裝置無法正常工作、系統中傳輸的信號失真等。而隨著集成度的提高，高速SERDES通信鏈路中各個輻射干擾源的距離更近，EMI的問題也就越來越嚴重。可見，解決高速SERDES通信鏈路的EMI的問題迫在眉睫。

EMI主要分為共模輻射(Common-mode radiation，CM radiation)干擾和差模輻射(Differential-mode radiation，DM radiation)干擾兩種。而經研究表明，無論高速SERDES通信鏈路是何種連接方式，EMI的共模輻射干擾都比差模輻射干擾更加顯著。因此，在高速SERDES通信鏈路中，控制共模輻射干擾在解決EMI的問題上尤為重要。

現有技術中，可以通過對差分數據碼流的上升沿和下降沿做補償來控制共模輻射干擾。具體來講，通過調整差分數據碼流的上升沿和/或下降沿的轉換速率，使差分數據碼流的上升沿和下降沿始終處于匹配狀態，從而削弱單個頻點處的共模噪聲分量。

上述技術方案實質是將單一頻點處的共模噪聲分量均勻分散到了整個寬帶頻譜上，雖然消除了共模噪聲分量在單一頻點的峰值，從而在一定程度上降低了差分數據碼流的共模噪聲，但是，在對差分數據碼流的上升沿和/或下降沿的轉換速率(Slew rate)進行調整時，會增加上升沿和/或下降沿上的數據的抖動，從而使得輸出的差分數據碼流眼圖質量下降，影響通信質量。因此，如何降低差分數據碼流的共模噪聲且盡可能減小對通信質量的影響，是目前亟待解決的技術問題。

發明內容

本發明實施例提供一種串行解串鏈路發射機的驅動器，用以在保證高速SERDES通信鏈路的性能不變的前提下降低差分數據碼流的共模噪聲分量。