[發(fā)明專利]供電電路、生成方法和控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710514058.1
• 申請(qǐng)日: 2017-06-29
• 公開(kāi)（公告）號(hào): CN109164719B
• 公開(kāi)（公告）日: 2020-08-25
• 發(fā)明（設(shè)計(jì)）人: 楊家奇;黃正乙;鄧志兵;黃正太;翁文君
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司;中芯國(guó)際集成電路制造（北京）有限公司
• 主分類(lèi)號(hào): G05B19/04
• 分類(lèi)號(hào): G05B19/04
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 曹蓓

1.一種供電電路，包括：

帶隙基準(zhǔn)電壓源Bandgap；

實(shí)時(shí)檢測(cè)控制模塊；和

替代電壓源模塊；

其中，所述實(shí)時(shí)檢測(cè)控制模塊與所述Bandgap和所述替代電壓源模塊連接，根據(jù)所述Bandgap的輸出電壓調(diào)整所述替代電壓源模塊的輸出點(diǎn)電壓；

當(dāng)所述替代電壓源模塊的輸出點(diǎn)電壓與所述Bandgap的輸出電壓相同時(shí)，切斷所述Bandgap的輸出點(diǎn)與所述替代電壓源模塊的輸出點(diǎn)的連接，采用所述替代電壓源模塊供電；

當(dāng)所述替代電壓源模塊供電時(shí)間達(dá)到預(yù)定時(shí)長(zhǎng)后，所述實(shí)時(shí)檢測(cè)控制模塊重新根據(jù)所述Bandgap的輸出電壓調(diào)整所述替代電壓源模塊的輸出點(diǎn)電壓以使所述替代電壓源模塊的輸出點(diǎn)電壓與所述Bandgap的輸出電壓相同；

所述替代電壓源模塊包括：PMOS管；NMOS管；第一電阻；第二電阻；和電容；

其中，所述PMOS管的柵極與所述實(shí)時(shí)檢測(cè)控制模塊的PMOS管控制端連接，源極和漏極分別與輸入高電平和所述第一電阻的第一端連接；

所述NMOS管的柵極與所述實(shí)時(shí)檢測(cè)控制模塊的NMOS管控制端連接，源極和漏極分別與地和所述第二電阻的第二端連接；

所述第一電阻的第二端與所述第二電阻的第一端連接，所述第一電阻和所述第二電阻中的至少一個(gè)為可變電阻，所述可變電阻的控制端與所述實(shí)時(shí)檢測(cè)控制模塊的電阻控制端連接；

所述電容與地和所述第二電阻的第一端連接；

所述第一電阻的第二端和/或所述第二電阻的第一端為所述替代電壓源模塊的輸出點(diǎn)。

2.根據(jù)權(quán)利要求1所述的供電電路，其中，

所述實(shí)時(shí)檢測(cè)控制模塊根據(jù)所述Bandgap的輸出電壓調(diào)整所述替代電壓源模塊的輸出點(diǎn)電壓包括：

將所述Bandgap的輸出點(diǎn)與所述替代電壓源模塊的輸出點(diǎn)連接；

根據(jù)所述Bandgap與所述替代電壓源模塊之間的電流大小調(diào)整所述替代電壓源模塊的輸出點(diǎn)電壓；

當(dāng)所述Bandgap的輸出點(diǎn)與所述替代電壓源模塊的輸出點(diǎn)之間的電流為0時(shí)，切斷所述Bandgap的輸出點(diǎn)與所述替代電壓源模塊的輸出點(diǎn)的連接。

3.根據(jù)權(quán)利要求1所述的供電電路，還包括：

當(dāng)采用所述替代電壓源模塊供電時(shí)，所述實(shí)時(shí)檢測(cè)控制模塊檢測(cè)所述替代電壓源模塊的輸出點(diǎn)電壓；

若所述替代電壓源模塊的輸出點(diǎn)電壓低于預(yù)定低門(mén)限，則提高所述替代電壓源模塊的輸出點(diǎn)電壓；

若所述替代電壓源模塊的輸出點(diǎn)電壓高于預(yù)定高門(mén)限，則降低所述替代電壓源模塊的輸出點(diǎn)電壓。

4.根據(jù)權(quán)利要求1、2或3所述的供電電路，所述根據(jù)所述Bandgap的輸出電壓調(diào)整所述替代電壓源模塊的輸出點(diǎn)電壓包括：

所述實(shí)時(shí)檢測(cè)控制模塊調(diào)整所述可變電阻的阻值，以使所述Bandgap的輸出點(diǎn)與所述替代電壓源模塊的輸出點(diǎn)之間的電流為0；其中，所述Bandgap的輸出點(diǎn)與所述替代電壓源模塊的輸出點(diǎn)連接。

5.根據(jù)權(quán)利要求4所述的供電電路，當(dāng)所述實(shí)時(shí)檢測(cè)控制模塊調(diào)整所述可變電阻的阻值時(shí)，所述實(shí)時(shí)檢測(cè)控制模塊為所述PMOS管的柵極提供低電平、為所述PMOS管的柵極提供高電平。

6.根據(jù)權(quán)利要求1、2或3所述的供電電路，還包括：

當(dāng)采用所述替代電壓源模塊供電時(shí)，所述實(shí)時(shí)檢測(cè)控制模塊檢測(cè)所述替代電壓源模塊的輸出點(diǎn)電壓；

若所述替代電壓源模塊的輸出點(diǎn)電壓低于預(yù)定低門(mén)限，則所述實(shí)時(shí)檢測(cè)控制模塊為所述PMOS管的柵極提供低電平、為所述NMOS管的柵極提供高電平；

若所述替代電壓源模塊的輸出點(diǎn)電壓高于預(yù)定高門(mén)限，則所述實(shí)時(shí)檢測(cè)控制模塊為所述PMOS管的柵極提供高電平、為所述NMOS管的柵極提供低電平。

7.根據(jù)權(quán)利要求1、2或3所述的供電電路，還包括：

當(dāng)采用所述替代電壓源模塊供電時(shí)，所述實(shí)時(shí)檢測(cè)控制模塊以預(yù)定脈沖分別向所述PMOS管和所述NMOS管的柵極提供控制電平；

其中，所述實(shí)時(shí)檢測(cè)控制模塊向所述PMOS管和所述NMOS管的柵極提供的控制電平相反。