[發明專利]頻率產生電路、控制及降低功耗方法、通信裝置及存儲器

有效

• 申請號: 201710514006.4
• 申請日: 2017-06-29
• 公開（公告）號: CN108243488B
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 沈士琦;馮紹惟;郭俊明;王琦學;林昂生
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H04W52/02
• 分類號: H04W52/02;H03L7/18
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 白華勝;王蕊

1.一種頻率產生電路，包括：

頻率合成電路，用于根據參考時鐘信號與信道數量產生射頻時鐘信號；以及

控制器，耦接于所述頻率合成電路，所述控制器用于產生斷電控制信號，用以控制所述頻率合成電路的至少部分切斷電源；

其中，所述頻率合成電路包含累加器，用以根據所述信道數量產生累加值，以及所述頻率合成電路根據所述參考時鐘信號與所述累加值產生所述射頻時鐘信號；以及

其中，當所述頻率合成電路的所述至少部分切斷電源時，所述控制器維持所述累加器的所述累加值。

2.根據權利要求1所述之頻率產生電路，其特征在于，所述控制器不向所述累加器提供所述斷電控制信號，使得所述累加器能夠在所述頻率合成電路的至少一信號產生電路在收到所述斷電控制信號而切斷電源時保持運作，從而使得所述控制器維持所述累加器的所述累加值。

3.根據權利要求1所述之頻率產生電路，其特征在于，所述控制器進一步將所述切斷電源控制信號提供給所述累加器，以控制所述累加器在睡眠時段內切斷電源。

4.根據權利要求3所述之頻率產生電路，其特征在于，所述控制器通過在向所述累加器提供所述斷電控制信號時讀取所述累加器的寄存器來獲取當前累加值、估測在所述睡眠時段結束時所述累加器應獲取的未來累加值、以及將所述未來累加值寫回所述寄存器，來維持所述累加器的所述累加值。

5.根據權利要求4所述之頻率產生電路，其特征在于，所述控制器根據所述當前累加值、所述參考時鐘信號的參考時鐘周期的長度、及所述睡眠時段的長度來估測所述未來累加值。

6.根據權利要求4所述之頻率產生電路，其特征在于，所述控制器根據所述參考時鐘信號的參考時鐘周期的長度、及自所述累加器的重置至所述累加器的喚醒時段的起始的運作時段的長度來估測所述未來累加值。

7.根據權利要求4所述之頻率產生電路，其特征在于，所述未來累加值與所述累加器在未切斷電源且持續運作至所述睡眠時段結束時應獲取的所述累加值相同。

8.根據權利要求1所述之頻率產生電路，其特征在于，當所述頻率合成電路為支持多模分頻器的全數字鎖相環時，所述累加器為支持所述多模分頻器的所述全數字鎖相環中的三角積分調制累加器，以及當所述頻率合成電路為不支持多模分頻器的全數字鎖相環時，所述累加器為所述不支持多模分頻器的全數字鎖相環中的積分器。

9.一種控制方法，用于控制包含于通信裝置中的頻率產生電路的頻率合成電路，所述控制方法包括：

使用所述通信裝置的控制器產生斷電控制信號，以控制所述頻率合成電路的至少部分來切斷電源，其中，所述頻率合成電路包含累加器，所述累加器用以根據信道數量產生累加值，以及所述頻率合成電路根據參考時鐘信號與所述累加值產生射頻時鐘信號；以及

當所述頻率合成電路的所述至少部分切斷電源時，使用所述控制器來維持所述累加器的所述累加值。

10.根據權利要求9所述之控制方法，其特征在于進一步包括：

向所述頻率合成電路的至少一信號產生電路提供所述斷電控制信號；以及

其中，維持所述累加器的所述累加值的步驟包括：

不向所述累加器提供所述斷電控制信號，以便所述累加器能夠在所述至少一信號產生電路切斷電源以響應所述斷電控制信號時保持運作。

11.根據權利要求9所述之控制方法，其特征在于進一步包括：

向所述累加器提供所述斷電控制信號，以控制所述累加器在睡眠時段內切斷電源。