[發明專利]半導體晶粒背側裝置及其制造方法

在審

• 申請號: 201710507626.5
• 申請日: 2017-06-28
• 公開（公告）號: CN107546195A
• 公開（公告）日: 2018-01-05
• 發明（設計）人: A.V.高達;R.I.托米寧
• 申請（專利權）人: 通用電氣公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56;H01L23/498
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 郭帆揚,劉林華

技術領域

本發明的領域大致涉及封裝的半導體芯片裝置，并且更具體地涉及半導體晶粒背側裝置及其制造方法。

背景技術

在已知的半導體芯片中，半導體芯片封裝件的半導體晶粒(die)的背側表面通常是非功能性的并且僅用于機械和熱目的。這些已知半導體芯片封裝件中的背側晶粒表面的利用不足在微電子行業中對于增強的功能、性能和小型化的趨勢的連續改進提出了限制。此外，在這些已知半導體芯片封裝件中，增加的功能將繼續以晶圓水平增加，但在許多應用中，晶圓水平改進在不實質增加晶粒尺寸、晶圓成本和封裝件尺寸的情況下將是不實際的。

在至少一些已知半導體芯片封裝件中，獨立的，即非集成，分立裝置嵌入在被封裝的半導體裝置旁邊。然而，以晶圓水平增加功能還占據空間并且增大封裝件的體積，由此導致每單位體積的減少的功能。這些獨立和分立裝置，例如嵌入在半導體芯片封裝件的旁邊或以晶圓水平集成的各種類型的傳感器、無源電路元件和有源電路元件中的至少一者，功能上是所希望的。盡管這些獨立和分立裝置在至少一些已知半導體芯片封裝件中是以減小尺寸制造的，但是其由于在其中容納和保持集成電路所需的晶粒厚度的下限而仍然增大了封裝件體積。因此，在這些已知半導體芯片封裝件中，存在在保持或增強性能和功能的同時進一步小型化的嚴重限制。此外，在至少一些已知半導體芯片封裝件中，上述所需趨勢還受到以下事實的限制：盡管分立傳感器和元件的集成可能為半導體晶粒晶圓水平的，并非全部裝置能夠利用當前現有的制造方法以晶圓水平和晶粒水平集成。

發明內容

在一個方面中，提供一種用于半導體芯片封裝件的晶粒。晶粒包括第一表面，第一表面包括形成在其中的集成電路。晶粒還包括與第一表面相反的背側表面。晶粒還包括聯接至背側表面的至少一個裝置。背側表面具有限定背側表面的基本平面區域的總表面面積。晶粒還包括形成在背側表面上的至少一個裝置。至少一個裝置包括從至少一個裝置延伸超過總表面面積的至少一個延伸部。

根據本發明的一個實施例，所述至少一個裝置電氣聯接和/或通信聯接至所述集成電路；或者所述至少一個裝置與所述集成電路電氣隔離和/或通信隔離。

根據本發明的一個實施例，所述背側表面包括形成在其中的另外的集成電路。

根據本發明的一個實施例，所述另外的集成電路電氣聯接至所述至少一個裝置和所述集成電路中的至少一者；和/或通信聯接至所述至少一個裝置和所述集成電路中的至少一者。

根據本發明的一個實施例，所述背側表面具有第一表面面積和第二表面面積，所述第一表面面積和所述第二表面面積合計為所述總表面面積，其中，所述至少一個裝置形成在所述第一表面面積上，以及其中，所述另外的集成電路形成在所述第二表面面積中。

根據本發明的一個實施例，所述至少一個裝置形成在所述第一表面面積和所述第二表面面積上，以及其中，所述另外的集成電路形成在所述第一表面面積和所述第二表面面積中。

根據本發明的一個實施例，所述至少一個裝置包括傳感器、有源電路元件、無源電路元件和射頻識別(RFID)元件中的至少一個。

根據本發明的一個實施例，所述第一表面限定包括第一邊緣的基本平面區域，所述第一邊緣限定所述第一表面的周邊，其中，所述總表面面積的邊界包括限定所述背側表面的周邊的第二邊緣，所述晶粒還包括在所述第一邊緣與所述第二邊緣之間延伸的側壁，其中，所述至少一個延伸部還延伸到所述側壁上。

根據本發明的一個實施例，所述至少一個裝置還形成在所述側壁上。

根據本發明的一個實施例，還包括包含第一裝置和第二裝置的多個裝置，其中，所述第一裝置和所述第二裝置中的每一個均包括所述至少一個裝置，以及其中，所述第一裝置電氣聯接和/或通信聯接至所述第二裝置。

在另一方面中，提供一種半導體芯片封裝件。半導體芯片封裝件包括至少一個介電層和聯接至至少一個介電層的至少一個金屬化層。半導體芯片封裝件還包括聯接至至少一個介電層和至少一個金屬化層中的至少一者的至少一個晶粒。晶粒包括第一表面，第一表面包括形成在其中的集成電路。晶粒還包括與第一表面相反的背側表面。晶粒還包括聯接至背側表面的至少一個裝置。背側表面具有限定背側表面的基本平面區域的總表面面積。晶粒還包括形成在背側表面上的至少一個裝置。至少一個裝置包括從至少一個裝置延伸超過總表面面積的至少一個延伸部。