[發明專利]操作半導體存儲器裝置的方法和半導體存儲器裝置

有效

• 申請號: 201710501634.9
• 申請日: 2017-06-27
• 公開（公告）號: CN107545915B
• 公開（公告）日: 2023-07-14
• 發明（設計）人: 吳起碩;全成桓
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/22;G11C8/16;G11C29/42
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 張川緒;王兆賡

提供一種操作半導體存儲器裝置的方法和半導體存儲器裝置。在操作包括存儲器單元陣列和被配置為控制對存儲器單元陣列的訪問的控制邏輯電路的半導體存儲器裝置的方法中，從外部存儲器控制器接收與差分數據時鐘信號同步的數據，基于從差分數據時鐘信號分頻出的分頻數據時鐘信號將所述數據存儲在存儲器單元陣列中，響應于來自存儲器控制器的讀取命令和目標地址從存儲器單元陣列讀取數據，根據半導體存儲器裝置的選通模式使用單選通信號和差分選通信號之一將讀取數據發送到存儲器控制器。

本申請要求于2016年6月29日提交到韓國知識產權局的第10-2016-0081276號韓國專利申請和于2016年8月8日提交到韓國知識產權局的第10-2016-0100453號韓國專利申請的優先權，該韓國專利申請的內容通過整體引用包含于此。

技術領域

示例性實施例涉及存儲器裝置，更具體地講，涉及操作半導體存儲器裝置的方法和半導體存儲器裝置。

背景技術

易失性半導體存儲器裝置(諸如，動態隨機存取存儲器(DRAM))可用作電子系統的數據存儲器。

例如，根據圖形雙倍數據速率版本5(GDDR5)標準實現的DRAM可安裝在電子系統的圖形卡上。GDDR5DRAM可具有用于輸出錯誤檢測碼(EDC)圖案(pattern)的EDC引腳，以支持錯誤檢測和校正功能。

在讀取數據或寫入數據的數據訪問模式中，可從EDC引腳輸出循環冗余校驗(CRC)碼圖案，以確保發送的數據和接收的數據的可靠性。

在除了數據訪問模式之外的操作模式(例如，時鐘模式)中，可從EDC引腳輸出檢測時鐘圖案(諸如，EDC保持圖案)，以將時鐘數據恢復(CDR)功能提供給存儲器控制器、圖形處理單元(GPU)或中央處理單元(CPU)。

通常可需要半導體存儲器裝置(諸如，沒有數據選通(DQS)電路和沒有專用選通引腳的GDDR5DRAM)增強讀取數據的抖動(jitter)特性。

發明內容

一些示例性實施例提供一種操作半導體存儲器裝置的方法，所述方法能夠在半導體存儲器裝置基于數據時鐘信號操作時支持數據選通模式。

一些示例性實施例提供一種半導體存儲器裝置，所述半導體存儲器裝置能夠在所述半導體存儲器裝置基于數據時鐘信號操作時支持數據選通模式。

根據示例性實施例，提供一種操作包括多個引腳、存儲器單元陣列和控制邏輯電路的半導體存儲器裝置的方法，其中，所述多個引腳被配置為從半導體存儲器裝置的外部傳送數據和信號或者將數據和信號傳送到半導體存儲器裝置的外部，控制邏輯電路被配置為控制對存儲器單元陣列的訪問。從外部存儲器控制器接收與差分數據時鐘信號同步的數據，基于差分數據時鐘信號被分頻的分頻數據時鐘信號將所述數據存儲在存儲器單元陣列中，響應于來自存儲器控制器的讀取命令和目標地址從存儲器單元陣列讀取數據，使用基于分頻數據時鐘信號產生的第一選通信號和基于分頻數據時鐘信號產生的差分選通信號中的選擇的一個將讀取數據發送到存儲器控制器。差分選通信號包括第一選通信號和第二選通信號，第二選通信號是反相的第一選通信號。半導體存儲器裝置在所述多個引腳之中不包括專用選通引腳。

根據示例性實施例，一種半導體存儲器裝置包括：設置在基底上的多個焊盤、存儲器單元陣列、控制邏輯電路和輸入/輸出(I/O)電路。存儲器單元陣列在所述半導體存儲器裝置的寫入操作中存儲與從外部存儲器控制器接收的差分數據時鐘信號同步的數據。控制邏輯電路可響應于從存儲器控制器接收的命令和地址控制對存儲器單元陣列的訪問。I/O電路使用第一選通信號和差分選通信號中的選擇的一個，將讀取數據從存儲器單元陣列發送到存儲器控制器，第一選通信號基于差分數據時鐘信號被分頻的分頻數據時鐘信號被產生，差分選通信號基于分頻數據時鐘信號被產生。