[發明專利]一種流式密集型數據脫敏方法及其數據脫敏設備

有效

• 申請號: 201710499385.4
• 申請日: 2017-06-27
• 公開（公告）號: CN107301353B
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 徐萍;徐茂;邵國安;王硯方;石進中;徐旻;徐昊
• 申請（專利權）人: 徐萍
• 主分類號: G06F21/62
• 分類號: G06F21/62;G06F21/64
• 代理公司: 北京中海智圣知識產權代理有限公司 11282
• 代理人: 楊樹芬

1.一種基于數據脫敏設備的流式密集型數據脫敏方法，所述數據脫敏設備包括：現場可編程門陣列FPGA，三態內容尋址存儲器TCAM，雙倍速率同步動態隨機存儲器DDR SDRAM，多核網絡處理器、可擴展連接背板；所述FPGA通過數據鏈路和數據通道連接元數據前端預處理設備，所述多核網絡處理器通過數據鏈路輸出脫敏數據流，所述FPGA和所述TCAM通過數據通道連接所述DDR SDRAM，所述多核網絡處理器通過數據通道連接可擴展背板；所述雙倍速率同步動態隨機存儲器DDR SDRAM分別與現場可編程門陣列FPGA、三態內容尋址存儲器TCAM連接；所述現場可編程門陣列FPGA與三態內容尋址存儲器TCAM連接；所述現場可編程門陣列FPGA、多核網絡處理器、可擴展背板依次連接； 其特征在于，所述方法包括以下步驟：

(1)、當元數據前端預處理設備傳輸的網絡元數據流到達SDID設備時，FPGA依據FPGA中內置的規則仲裁和調度軟件提取所述元數據前端預處理設備傳輸的網絡元數據流中的相應字段及域段；執行所述規則仲裁；

(2)、所述FPGA通過查詢TCAM執行對所述元數據前端預處理設備傳輸的網絡元數據流中的相應字段脫敏策略的邊界學習；

(3)、所述TCAM為數據脫敏的泛化計算提供量化策略的精確和模糊匹配，DDR SDRAM提供定制化的計算邊界及執行狀態的可視化；

(4)、多核網絡處理器對接收到的所述元數據前端預處理設備傳輸的網絡元數據流進行分片防篡改簽名，并定向地轉發輸出；

(5)、所述FPGA檢測所述多核網絡處理器的數據轉發延時狀態，將檢測信息反饋給前端元數據預處理設備，動態地調度所述元數據前端預處理設備傳輸的網絡元數據流的輸入和輸出速率以避免擁塞；

(6)、所述TCAM訪問所述DDR SDRAM，更新量化的規則和策略；

(7)、所述FPGA采取多級流水線管道，以前端元數據預處理設備的傳輸網絡元數據流的協議特征和物理特點、邏輯屬性以及關系特征的組合為目標，實施并行異步的可編程操作；

(8)、所述DDR SDRAM提供可視化的接口及可視化的圖形呈現并按需調整規則和策略配置；

(9)、所述FPGA記憶同一類型網絡通信業務應用的所述元數據前端預處理設備傳輸的網絡元數據流中數據字段的段點和域點、數據類型、數據內涵以及數據格式。

2.根據權利要求1所述的一種基于數據脫敏設備的流式密集型數據脫敏方法，其特征在于，所述步驟(1)中，將所述元數據前端預處理設備傳輸的網絡元數據流中無需脫敏的其它字段有序傳遞給多核網絡處理器。

3.根據權利要求1所述的一種基于數據脫敏設備的流式密集型數據脫敏方法，其特征在于，所述步驟(2)中，完成數據脫敏泛化計算并傳遞給多核網絡處理器。

4.根據權利要求1所述的一種基于數據脫敏設備的流式密集型數據脫敏方法，其特征在于，所述步驟(9)中，FPGA的無指令、無需共享內存的體系結構能夠重復性計算。

5.根據權利要求1所述的一種基于數據脫敏設備的流式密集型數據脫敏方法，其特征在于，所述元數據前端預處理設備能夠對所述元數據前端預處理設備傳輸的網絡元數據流的目標定義和規范實現以及對所述元數據前端預處理設備傳輸的網絡元數據傳輸流速率控制調度反饋信號的響應。

6.根據權利要求1所述的一種基于數據脫敏設備的流式密集型數據脫敏方法，其特征在于，數據脫敏設備即SDID設備實現數據脫敏泛化計算功能。

7.根據權利要求1所述的一種基于數據脫敏設備的流式密集型數據脫敏方法，其特征在于，所述元數據前端預處理設備傳輸的網絡元數據流輸入和輸出同步的調度功能、脫敏數據輸出防篡改簽名功能以及脫敏數據定向和重定向轉發輸出功能。

8.根據權利要求1所述的一種基于數據脫敏設備的流式密集型數據脫敏方法，其特征在于，所述元數據前端預處理設備是一個級聯系統。