[發(fā)明專利]全精度及部分精度數(shù)值的計(jì)算方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201710499092.6
• 申請(qǐng)日: 2017-06-27
• 公開（公告）號(hào): CN107315710B
• 公開（公告）日: 2020-09-11
• 發(fā)明（設(shè)計(jì)）人: 張淮聲;梁達(dá)成;陳博明;卞仁玉
• 申請(qǐng)（專利權(quán)）人: 上海兆芯集成電路有限公司
• 主分類號(hào): G06F15/80
• 分類號(hào): G06F15/80;G06T1/20
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 王新宇

本發(fā)明的實(shí)施例提出一種全精度及部分精度數(shù)值的計(jì)算裝置，包含第一類運(yùn)算通道；及多個(gè)第二類型通道，耦接于第一類運(yùn)算通道。當(dāng)運(yùn)行于第一模式時(shí)，第一類運(yùn)算信道及第二類運(yùn)算信道中的每一者獨(dú)立完成一組第一類型數(shù)據(jù)的計(jì)算。當(dāng)運(yùn)行于第二模式時(shí)，第二類運(yùn)算通道的每一者計(jì)算一組第二類型數(shù)據(jù)的一部份以產(chǎn)生部分結(jié)果，并且第二類運(yùn)算通道合并第一類運(yùn)算通道輸出的部分結(jié)果并使用合并結(jié)果完成該組第二類型數(shù)據(jù)的計(jì)算。

技術(shù)領(lǐng)域

本發(fā)明涉及一種圖形處理單元技術(shù)，特別是一種全精度及部分精度數(shù)值的計(jì)算方法及裝置。

背景技術(shù)

圖形處理單元的架構(gòu)通常具有數(shù)百個(gè)基本著色器處理單元(basic shaderprocessing units)，又稱為流處理器(stream processors)。每一個(gè)流處理器于每個(gè)周期處理一個(gè)單指令多數(shù)據(jù)(SIMD,Single Instruction Multiple Data)執(zhí)行線程的指令，接著于下一個(gè)周期處理另一個(gè)單指令多數(shù)據(jù)執(zhí)行線程。一般而言，為符合IEEE754規(guī)范，每個(gè)流處理器要能計(jì)算32比特浮點(diǎn)數(shù)(FP32)或整數(shù)數(shù)值(INT32)。32比特?cái)?shù)值可稱為全精度(FP,Full Precision)數(shù)值。然而，于一些應(yīng)用中，例如，畫素著色器(pixel shader)、圖像處理(image processing)等，流處理器只要能計(jì)算較低精度的數(shù)值就能滿足需求，例如，16/18/24比特浮點(diǎn)數(shù)(FP16/18/24)等。16/18/24比特?cái)?shù)值可稱為部分精度(PP,PartialPrecision)數(shù)值。因此，本發(fā)明提出一種全精度及部分精度數(shù)值的計(jì)算方法及裝置，用以提升流處理器的效能。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提出一種全精度及部分精度數(shù)值的計(jì)算方法，由指令解碼單元執(zhí)行，包含下列步驟：解碼從一編譯器傳來的一指令請(qǐng)求；以及依據(jù)指令請(qǐng)求中的指令模式執(zhí)行m次循環(huán)以產(chǎn)生m個(gè)計(jì)算第一類型數(shù)據(jù)的微指令或執(zhí)行n次循環(huán)以產(chǎn)生n個(gè)計(jì)算第二類型數(shù)據(jù)的微指令，使得多個(gè)算術(shù)邏輯組完成一個(gè)執(zhí)行線程的多個(gè)通道計(jì)算。其中，m小于n，并且上述第一類型數(shù)據(jù)的精度低于上述第二類型數(shù)據(jù)的精度。

本發(fā)明的實(shí)施例提出一種全精度及部分精度數(shù)值的計(jì)算裝置，包含第一類運(yùn)算通道；及多個(gè)第二類運(yùn)算通道，耦接于第一類運(yùn)算通道。當(dāng)運(yùn)行于第一模式時(shí)，第一類運(yùn)算信道及第二類運(yùn)算信道中的每一者獨(dú)立完成一組第一類型數(shù)據(jù)的計(jì)算。當(dāng)運(yùn)行于第二模式時(shí)，第二類運(yùn)算通道的每一者計(jì)算一組第二類型數(shù)據(jù)的一部份以產(chǎn)生部分結(jié)果，并且第一類運(yùn)算通道合并第二類運(yùn)算通道輸出的部分結(jié)果并使用合并結(jié)果完成該組第二類型數(shù)據(jù)的計(jì)算。

附圖說明

圖1是通用流處理器的流水線示意圖。

圖2是依據(jù)本發(fā)明實(shí)施例的流處理器的流水線示意圖。

圖3A是依據(jù)本發(fā)明實(shí)施例的FP浮點(diǎn)數(shù)示意圖。

圖3B是依據(jù)本發(fā)明實(shí)施例的PP浮點(diǎn)數(shù)示意圖。

圖4是依據(jù)本發(fā)明實(shí)施例的算術(shù)邏輯組的第一類運(yùn)算通道的硬件架構(gòu)圖。

圖5是依據(jù)本發(fā)明實(shí)施例的第二類運(yùn)算通道的硬件架構(gòu)圖。

具體實(shí)施方式

以下說明是完成發(fā)明的較佳實(shí)現(xiàn)方式，其目的在于描述本發(fā)明的基本精神，但并不用以限定本發(fā)明。實(shí)際的發(fā)明內(nèi)容必須參考之后的權(quán)利要求范圍。

必須了解的是，使用于本說明書中的“包含”、“包括”等詞，是用以表示存在特定的技術(shù)特征、數(shù)值、方法步驟、作業(yè)處理、組件以及/或組件，但并不排除可加上更多的技術(shù)特征、數(shù)值、方法步驟、作業(yè)處理、組件、組件，或以上的任意組合。

在權(quán)利要求中使用如“第一”、“第二”、“第三”等詞是用來修飾權(quán)利要求中的組件，并非用來表示之間具有優(yōu)先權(quán)順序，先行關(guān)系，或者是一個(gè)組件先于另一個(gè)組件，或者是執(zhí)行方法步驟時(shí)的時(shí)間先后順序，僅用來區(qū)別具有相同名字的組件。