[發明專利]存儲器存儲裝置及其測試方法

有效

• 申請號: 201710498769.4
• 申請日: 2017-06-27
• 公開（公告）號: CN109147860B
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 周詮勝;林孟弘;吳伯倫;何家驊
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

本發明提供一種存儲器存儲裝置，包括存儲器晶胞陣列以及存儲器控制電路。存儲器晶胞陣列包括多個存儲器晶胞。存儲器晶胞陣列用以存儲數據。存儲器控制電路耦接至存儲器晶胞陣列。存儲器控制電路用以對存儲器晶胞當中的目標存儲器晶胞施加設定信號以及重置信號兩者其中之一以產生讀取電流。存儲器控制電路接收目標存儲器晶胞的讀取電流。存儲器控制電路比較讀取電流與參考電流。存儲器控制電路依據比較結果來判斷目標存儲器晶胞是否失敗。另外，一種存儲器存儲裝置的測試方法也被提出。

技術領域

本發明涉及一種電子裝置及其測試方法，尤其涉及一種存儲器存儲裝置及其測試方法。

背景技術

目前，電阻式隨機存取存儲器(resistive random access memory，RRAM)是業界積極發展的一種非易失性存儲器，其具有寫入操作電壓低、寫入抹除時間短、存儲時間長、非破壞性讀取、多狀態存儲、結構簡單以及所需面積小等優點。

一般來說，電阻式存儲器可根據所施加的脈沖電壓大小及極性來改變絲狀導電路徑(filament path)的寬度。藉此將電阻值可逆且非揮發地設定為低電阻狀態(lowresistance state，LRS)或高電阻狀態(high resistance state，HRS)，以分別表示不同邏輯準位的存儲數據。舉例來說，在寫入數據邏輯1時，可通過施加重置脈沖(RESET pulse)來窄化絲狀導電路徑的寬度以形成高電阻狀態。在寫入數據邏輯0時，可通過施加極性相反的設定脈沖(SET pulse)來增加絲狀導電路徑的寬度以形成低電阻狀態。藉此，在讀取數據時，可依據不同電阻狀態下產生的不同大小范圍的讀取電流，來讀取邏輯1或邏輯0的數據。

然而，由于處理上的差異，部分的存儲器晶胞可能無法可靠地確保存儲于其中的數據的正確性。因此，如何提供一個存儲器存儲裝置及其測試方法，可改善存儲器存儲裝置的耐久能力(endurance)、保持能力(retention)以及存儲器晶胞(cell)的可靠度(reliability)為本領域的技術人員的重要課題之一。

發明內容

本發明提供一種存儲器存儲裝置及其測試方法，可改善存儲器存儲裝置的耐久能力、保持能力以及存儲器晶胞(cell)的可靠度。

本發明的存儲器存儲裝置包括存儲器晶胞陣列以及存儲器控制電路。存儲器晶胞陣列包括多個存儲器晶胞。存儲器晶胞陣列用以存儲數據。存儲器控制電路耦接至存儲器晶胞陣列。存儲器控制電路用以對存儲器晶胞當中的目標存儲器晶胞施加設定信號以及重置信號兩者其中之一以產生讀取電流。存儲器控制電路接收目標存儲器晶胞的讀取電流。存儲器控制電路比較讀取電流與參考電流。存儲器控制電路依據比較結果來判斷目標存儲器晶胞是否失敗。

本發明的存儲器存儲裝置的測試方法包括：對存儲器晶胞當中的目標存儲器晶胞施加設定信號以及重置信號兩者其中之一以產生讀取電流；接收目標存儲器晶胞的讀取電流，并且比較讀取電流與參考電流；以及依據比較結果來判斷目標存儲器晶胞是否失敗。

基于上述，在本發明的示范實施例中，存儲器控制電路依據讀取電流與參考電流的比較結果來判斷目標存儲器晶胞是否失敗，以改善存儲器存儲裝置的耐久能力、保持能力以及存儲器晶胞的可靠度。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1顯示本發明一實施例的存儲器存儲裝置的概要示意圖；

圖2顯示本發明一實施例的存儲器存儲裝置的測試方法的步驟流程圖；

圖3顯示本發明另一實施例的存儲器存儲裝置的測試方法的步驟流程圖；

圖4顯示本發明另一實施例的存儲器存儲裝置的測試方法的步驟流程圖。

附圖標號說明：

100：存儲器存儲裝置