[發(fā)明專利]管理多個(gè)地址相同的雙線串行接口光模塊的系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201710494481.X
• 申請(qǐng)日: 2017-06-26
• 公開（公告）號(hào): CN107220154A
• 公開（公告）日: 2017-09-29
• 發(fā)明（設(shè)計(jì)）人: 徐茂華
• 申請(qǐng)（專利權(quán)）人: 太倉市同維電子有限公司
• 主分類號(hào): G06F11/26
• 分類號(hào): G06F11/26;G06F13/42
• 代理公司: 北京天奇智新知識(shí)產(chǎn)權(quán)代理有限公司11340
• 代理人: 陳新勝

技術(shù)領(lǐng)域

本發(fā)明涉及通信管理領(lǐng)域，具體涉及一種管理多個(gè)地址相同的雙線串行接口光模塊的系統(tǒng)。

背景技術(shù)

近年來，隨著光通信的快速發(fā)展，光模塊得到了廣泛使用。在光模塊中給用戶提供了管理和監(jiān)控的two wire serial(雙線串行)接口。Two wire serial是一種總線型的主從結(jié)構(gòu)，主機(jī)下發(fā)從機(jī)設(shè)備的地址和命令，從機(jī)進(jìn)行地址批配，如果發(fā)現(xiàn)該地址是為自己的地址，即進(jìn)和地響應(yīng)。當(dāng)CPU系統(tǒng)對(duì)一個(gè)光模塊的管理和監(jiān)控是可以實(shí)現(xiàn)的。CPU作為主機(jī)向從機(jī)光模塊下發(fā)地址和數(shù)據(jù)，光模塊進(jìn)行地址比對(duì)后進(jìn)行響應(yīng)。但現(xiàn)在實(shí)際的很多光通信產(chǎn)品，基本有兩個(gè)以上光模塊，當(dāng)有多個(gè)光模塊時(shí)，因?yàn)楣饽K的two wire serial的地址是相同的并且無法進(jìn)行設(shè)置的，所以，當(dāng)CPU往two wire serial的總線上發(fā)地址和數(shù)據(jù)的時(shí)候，導(dǎo)致多個(gè)光模塊的響應(yīng)，從而影響了正常功能，這就使得CPU對(duì)該接口下的光模塊的管理就無法實(shí)現(xiàn)。本發(fā)明就是針對(duì)這個(gè)問題發(fā)明了一套系統(tǒng)和方法，實(shí)現(xiàn)對(duì)多個(gè)相同地址的two wire serial光模塊進(jìn)行管理。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種管理多個(gè)地址相同的雙線串行接口光模塊的系統(tǒng)和方法，解決目前CPU對(duì)two wire serial的總線上發(fā)地址和數(shù)據(jù)的時(shí)候，導(dǎo)致多個(gè)光模塊的響應(yīng)，從而影響了正常功能，這就使得CPU對(duì)該接口下的光模塊無法管理的問題。

為解決上述的技術(shù)問題，本發(fā)明采用以下技術(shù)方案：

一種管理多個(gè)地址相同的雙線串行接口光模塊的系統(tǒng)，包括CPU和FPGA/CPLD模塊，所述FPGA/CPLD模塊通過雙線串行接口連接至兩個(gè)以上的光模塊，所述FPGA/CPLD模塊和CPU信號(hào)連接。

一種管理多個(gè)地址相同的雙線串行接口光模塊的管理方法如下：

CPU向FPGA/CPLD模塊下發(fā)確定光模塊地址的命令；

FPGA/CPLD模塊對(duì)CPU下發(fā)的命令進(jìn)行解析后，收集與其連接光模塊地址；

CPU向FPGA/CPLD模塊下發(fā)讀寫命令；

FPGA/CPLD模塊對(duì)CPU下發(fā)的讀寫命令進(jìn)行解析，得出其需要控制的具體光模塊信息；

FPGA/CPLD模塊根據(jù)讀寫命令和需要接收讀寫命令的光模塊配對(duì)，對(duì)讀寫命令進(jìn)行編碼，然后發(fā)送至相應(yīng)的光模塊；

相應(yīng)光模塊根據(jù)發(fā)送過來的讀寫命令，執(zhí)行相應(yīng)的讀和寫，并把執(zhí)行動(dòng)作的反饋信息給FPGA/CPLD模塊；

FPGA/CPLD模塊對(duì)反饋信息進(jìn)行解析和編碼后發(fā)送至CPU，CPU進(jìn)行相應(yīng)的管理處理。

進(jìn)一步的，所述FPGA/CPLD模塊在進(jìn)行信息傳輸?shù)倪^程中，對(duì)光模塊地址及信息進(jìn)行儲(chǔ)存。

進(jìn)一步的，所述FPGA/CPLD模塊對(duì)CPU下發(fā)的讀寫命令進(jìn)行的解析動(dòng)作，以及對(duì)光模塊的反饋信息進(jìn)行的編碼動(dòng)作，均是將讀寫命令和反饋信息轉(zhuǎn)換成FPGA/CPLD模塊和CPU相互之間的兼容的格式。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：在光模塊和CPU中間，加入一個(gè)FPGA/CPLD，將所有光模塊的two wire serial連接到FPGA/CPLD下，同時(shí)將FPGA/CPLD通過two wire serial或者其他任何接口連到CPU，通過這個(gè)接口和CPU進(jìn)行通訊，從而實(shí)現(xiàn)CPU對(duì)多個(gè)two wire

serial地址相同的設(shè)備進(jìn)行管理。

將CPU下發(fā)的管理數(shù)據(jù)，通過FPGA/CPLD進(jìn)行存儲(chǔ)，并且進(jìn)行解碼解析，確定CPU所要訪問的光模塊，然后FPGA/CPLD對(duì)CPU發(fā)下來的管理數(shù)據(jù)通過對(duì)應(yīng)的two wire serial接口發(fā)送給相應(yīng)的光模塊，反之，從光模塊收到的數(shù)據(jù)也存儲(chǔ)起來，并進(jìn)行編碼發(fā)送給CPU，通過些系統(tǒng)和方法，就可以實(shí)現(xiàn)對(duì)多個(gè)地址相同的two wire serial光模塊進(jìn)行管理。

附圖說明

圖1為本發(fā)明管理多個(gè)地址相同的雙線串行接口光模塊系統(tǒng)的連接框圖。

圖2為本發(fā)明管理多個(gè)地址相同的雙線串行接口光模塊系統(tǒng)的流程示意圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。