[發明專利]一種USB總線的邏輯控制信號系統

在審

• 申請號: 201710488948.X
• 申請日: 2017-06-23
• 公開（公告）號: CN107490756A
• 公開（公告）日: 2017-12-19
• 發明（設計）人: 王浩;陳明習;冉燕
• 申請（專利權）人: 江蘇艾科半導體有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G06F13/38;G06F13/40;G06F13/42
• 代理公司: 南京申云知識產權代理事務所(普通合伙)32274
• 代理人: 邱興天

1.一種USB總線的邏輯控制信號系統，其特征在于：包括電源板、FPGA板和接口板；所述的FPGA板負責USB2.0總線通信協議功能實現、多通道輸出控制協議譯碼實現、多邏輯信號輸出實現；所述的電源板為FPGA板中FPGA芯片提供正常工作所需要的各種電壓值，以及不同邏輯轉換電路工作電壓值；所述的接口板是多個獨立邏輯通道的輸出轉接板。

2.根據權利要求1所述的USB總線的邏輯控制信號系統，其特征在于：所述的電源板與FPGA板通過板邊五對4.2間距白色鏈接端子互相垂直鏈接，FPGA板與接口板通過七個雙排100Pin歐式連接器上下水平方式鏈接在一起；在電源板電源輸入接口外接一個48V/6A規格的電源適配器，同時FPGA板的USB接口通過一根USB數據線連接到PC的USB上，然后通過PC電腦控制的輸出管腳的邏輯信號，接口板所對應輸出通道就會輸出想要的邏輯信號。

3.根據權利要求1所述的USB總線的邏輯控制信號系統，其特征在于：所述的電源板和FPGA板合為一塊構成邏輯核心板。

4.根據權利要求1所述的USB總線的邏輯控制信號系統，其特征在于：所述的電源板、FPGA板和接口板集成為一整塊電路板。

5.根據權利要求1所述的USB總線的邏輯控制信號系統，其特征在于：在所述的接口板上設有400個通道，由8個高速、高精密度多IO鏈接器引出。

6.根據權利要求1所述的USB總線的邏輯控制信號系統，其特征在于：所述的電源板采用開關電源芯片和可調LDO芯片搭建而成。

7.根據權利要求1所述的USB總線的邏輯控制信號系統，其特征在于：在所述的FPGA板上設USB總線控制模塊、多通道協議解碼控制模塊、多通道輸出模塊以及時鐘分配控制模塊；其中，USB總線控制模塊實現對CY7C16083芯片邏輯時序控制，實現工業USB2.0總線通信協議機制，多通道協議解碼控制模塊主要解析PC傳輸過來的通道控制命令，并把相對應的通道映射命令傳輸給多通道輸出模塊，多通道輸出模塊是控制每個通道邏輯信號特性，時鐘分配控制模塊是整個FPGA芯片內部電路時鐘源，由外部50MHZ無源晶振提供50MHZ時鐘源，然后經過FPGA內部的PLL電路進行不同分頻與倍頻產生FPGA芯片內部各個功能模塊的時鐘源。

8.權利要求1所述的USB總線的邏輯控制信號系統的信號流控制方法，其特征在于：首先，在上位機（PC）輸入通道控制命令后，PC將輸入的命令按照一定規則編譯成二進制文件后通過USB數據線傳輸給USB2.0總線接口芯片；總線接口芯片立即將接收到的命令傳遞給FPGA芯片，FPGA芯片會對接收的命令進行分析并依據多通道控制協議解析模塊解析出所接收到的命令并傳輸給多通道輸出模塊，多通道會根據其命令對相應GPIO管腳口輸出邏輯高低電位，最后相應GPI0接口與不同邏輯轉換電路共同作用下輸出相對應邏輯電壓特性值。