[發明專利]氮化鎵半導體器件及其制備方法

在審

• 申請號: 201710487765.6
• 申請日: 2017-06-23
• 公開（公告）號: CN107316891A
• 公開（公告）日: 2017-11-03
• 發明（設計）人: 劉美華;林信南;劉巖軍
• 申請（專利權）人: 深圳市晶相技術有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/40;H01L29/417;H01L29/47;H01L21/335;H01L29/778
• 代理公司: 深圳精智聯合知識產權代理有限公司44393
• 代理人: 夏聲平

技術領域

本發明涉及半導體工藝領域，尤其涉及一種氮化鎵半導體器件及其制備方法。

背景技術

氮化鎵具有大禁帶寬度、高電子飽和速率、高擊穿電場、較高熱導率、耐腐蝕以及抗輻射性能等優點，從而可以采用氮化鎵制作半導體材料，而得到氮化鎵半導體器件。

現有技術中，氮化鎵半導體器件的制備方法為：在氮化鎵外延層的表面上形成氮化硅層，在氮化硅層上刻蝕出源極接觸孔和漏極接觸孔，源極接觸孔和漏極接觸孔內沉積金屬，從而形成源極和漏極；再刻蝕氮化硅層以及氮化鎵外延層中的氮化鋁鎵層，形成一個凹槽，在凹槽中沉積金屬層，從而形成柵極；然后沉積二氧化硅層以及場板金屬層，從而形成氮化鎵半導體器件。

然而現有技術中，由于電場密度較大，從而會造成氮化鎵半導體器件的漏電以及擊穿的問題，進而會損壞氮化鎵半導體器件，降低氮化鎵半導體器件的可靠性。進一步地，氮化鎵功率器件在反復高壓測試后，器件的擊穿電壓會發生漂移，這種不穩定行為與電荷陷阱有關，對器件的可靠性會造成危害，應該被抑制。

發明內容

為解決上述問題，本發明提供一種氮化鎵半導體器件，其特征在于，包括：氮化鎵外延層；以及，

設置于所述氮化鎵外延層上的復合介質層，所述復合介質層的材質為氮化硅和等離子體增強正硅酸乙脂；

設置于所述復合介質層上的源極、漏極和柵極，所述源極、漏極和柵極分別貫穿所述復合介質層與所述氮化鎵外延層連接；所述漏極包括相互連接的第一漏極和第二漏極；

設置于所述源極、漏極和柵極以及所述復合介質層上的絕緣層，所述絕緣層的材質為二氧化硅；

還包括設置于所述絕緣層上的場板金屬層，所述場板金屬層貫穿所述絕緣層與所述源極連接。

本發明還提供這種具有倒梯形柵極的氮化鎵半導體器件的制備方法，提供一氮化鎵外延層，其中，所述氮化鎵外延層包括由下而上依次設置的硅襯底層、氮化鎵層和氮化鋁鎵層；

在所述氮化鎵外延層表面沉積氮化硅和等離子體增強正硅酸乙脂，形成復合介質層；

P型氮化硅層的獲得；在氮化鎵外延層表面沉積二氧化硅層，然后在所述二氧化硅層上采用干法刻蝕形成沉積孔作為第二漏極接觸孔；在所述沉積孔中沉積P型氮化鎵層，去除所述二氧化硅層，得到形成在氮化鎵外延層上的P型氮化鎵層；

源極接觸孔，第一漏極接觸孔的獲得：刻蝕所述復合介質層，以形成相互獨立的源極接觸孔和第一漏極接觸孔，所述源極接觸孔、所述第一漏極接觸孔貫穿所述復合介質層到達所述氮化鋁鎵層；

在所述源極接觸孔和所述第一漏極接觸孔內、以及所述P型氮化硅層上、所述復合介質層的表面上，沉積第一金屬，以獲得源極、第一漏極、第二漏極；

對所述第一金屬進行光刻和刻蝕，形成歐姆接觸電極窗口；此時獲得第一組件；

對所述第一組件進行高溫退火處理，以使得容置在所述源極接觸孔和所述漏極接觸孔內的所述第一金屬形成合金并與所述氮化鋁鎵層進行反應；

柵極接觸孔的獲得：通過所述歐姆接觸電極窗口，對所述復合介質層和所述氮化鋁鎵層進行干法刻蝕，形成柵極接觸孔，其中，所述柵極接觸孔的底部與所述氮化鋁鎵層的底部之間具有預設距離；

在所述柵極接觸孔和所述柵極接觸孔的外邊緣沉積第二金屬件，以獲得柵極，此時獲得第二組件；

在所述第二組件的表面沉積一層絕緣層；

在所述絕緣層上進行干法刻蝕，以形成開孔，所述開孔與所述源極接觸孔對應；

在所述開孔以及所述絕緣層上沉積場板金屬層，所述場板金屬層的投影至少覆蓋所述開孔、以及從所述源極接觸孔至所述柵極接觸孔之間的區域。

有益效果：

本發明通過在氮化鎵外延層的表面的復合介質層應用了多種新穎材料，還通過沉積第一金屬在進行高溫退火處理，以通過相互接觸的刻蝕后的第一金屬與氮化鋁鎵層進行反應之后形成合金，以降低刻蝕后的第一金屬與氮化鋁鎵層的接觸電阻；

本實施例引入了第一漏極、第二漏極的結構，即在第一漏極旁邊引入一個額外的p-GaN區(第二漏極)，p-GaN區與漏極相連。在關態時，從p-GaN區注入的空穴有效地釋放了陷阱中的電子，從而完全消除了電流崩塌效應。

附圖說明

圖1a為本發明另一實施例的氮化鎵半導體器件的結構示意圖。

圖1b為本發明另一實施例的氮化鎵半導體器件的制備流程示意圖。

圖2a為本發明又一實施例的氮化鎵半導體器件的結構示意圖。

圖2b為本發明又一實施例的氮化鎵半導體器件的制備流程示意圖。